[发明专利]外围沟槽传感器阵列封装

说明书

技术领域

所描述的实施例一般地涉及电子模块，更具体地说，涉及包括具有外围边缘沟槽的减薄衬底（thinned substrate）的电子模块。

背景技术

集成电路早已成为许多电子设计的中流砥柱。包括特定应用集成电路（ASIC）、现场可编程门阵列和传感器的许多产品，诸如处理器、存储器、定制电子设计，使用集成电路器件技术来制造这些产品。集成电路技术可以批量地生产器件，该生产通常在一般被称为晶片（wafer）的衬底上进行。可从晶片分离各个单独器件，以形成包括该器件的管芯。

典型的晶片厚度可介于500到750微米之间。对于一些应用，可能需要更小的厚度，所以晶片可被减薄以减少相关器件的最终厚度。由于传统的安装方法可能要使用相对大的体积，所以安装减薄器件可能是有问题的，通过使用减薄衬底器件而获得的任何尺寸优势会被失去。此外，安装方法需要在不增加过多厚度的情况下高效地提供向减薄器件以及从减薄器件耦合电力和信号的方法。

因此，需要一种用于支撑和安装减薄衬底器件并向减薄器件以及从减薄器件耦合电力和信号的具有高空间效率的方法。

发明内容

本文描述涉及减薄衬底器件和被配置来支撑减薄衬底器件的模块的各种实施例。

用于减薄器件的电路模块可以包括核心层、包括中央区域和至少一个外围边缘沟槽的减薄衬底器件，所述至少一个外围边缘沟槽比中央区域薄，并且可以包括接合焊盘（bond pad）。减薄衬底器件可以被接合到核心层。第一树脂层可以靠近减薄衬底器件被放置在核心层上，并可以具有与减薄衬底器件的顶表面在一个平面上的表面。第二树脂层可以在减薄衬底器件的相反侧被放置在核心层上。焊盘层可以被设置在第二树脂层上。

在另一个实施例中，用于形成减薄衬底的模块的方法可以包括以下步骤：接收减薄衬底器件，将所述器件接合到核心层，将树脂层靠近减薄衬底器件而放置在核心层上以使得树脂层的一个表面与减薄衬底器件的表面在一个平面上，将外围沟槽区域上的接合焊盘耦连到第一层上的导电迹线，将第二层放置在核心层上与减薄衬底器件相反的一侧，以及将导电迹线耦连到电接触部。

在另一个实施例中，低剖面（low-profile）电路模块可以包括具有中央区域和至少一个外围沟槽区域的减薄衬底器件，所述至少一个外围沟槽比中央区域薄，并且包括接合焊盘。电路模块可以进一步包括具有被配置为在尺寸和形状上与减薄衬底器件相符合的阶梯状开口的支撑衬底。支撑衬底可以包括与外围沟槽区域耦连的表面。通孔可以将外围沟槽区域上的接合焊盘耦连到导电迹线。

通过下面结合附图的详细描述，本发明的其他方面和优点将变得明晰。附图通过示例的方式描述了所描述的实施例的原理。

附图说明

通过下面结合附图的详细描述，实施例将很容易地被理解，附图中，相同的标号表示相同的结构元件。

图1是示出了根据说明书中所描述的一个实施例的减薄器件的顶视图的简化示意图。

图2示出了减薄器件的侧视图。

图3是安装在腔体内的减薄器件的剖视图。

图4是安装在腔体内的减薄器件的另一个实施例的剖视图。

图5是减薄器件模块的一个实施例的剖视图。

图6是减薄器件模块的另一个实施例的剖视图。

图7是减薄器件模块的又一个实施例的剖视图。

图8是低剖面的减薄器件模块的剖视图。

图9是用于减薄衬底器件电路模块的方法步骤的流程图900。

具体实施方式

本节中描述了根据本申请的方法和装置的代表性应用。提供这些示例仅为了增加上下文并辅助对所描述的实施例的理解。因此，对本领域的技术人员来说明显的是，所描述的实施例可以在没有一些或所有这些特定细节的情况下实践。在其他情况下，没有详细描述公知的工艺步骤，以避免不必要地模糊所描述的实施例。其他应用是可能的，因此下面的示例不应该被理解为限制。

在下面的详细描述中，参考了附图，这些附图构成了描述的一部分，并且在附图中以说明的方式示出了根据所描述的实施例的特定实施例。虽然足够详细地描述了这些实施例，以使本领域的技术人员可以实践所描述的实施例，但应当理解的是，这些实施例并非限制；因此，也可以使用其他的实施例，并且可以在不脱离所描述的实施例的精神和范围的情况下做出变型。