[发明专利]嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法

权利要求书

1.一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，包括SOC处理器、FPGA芯片，其特征在于：所述的SOC处理器的外部存储器接口EMIF与FPGA芯片的输入输出引脚电气连接。 

2.根据权利要求1所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，其特征在于：所述的SOC处理器的外部存储器接口EMIF的引脚包括输入引脚、片选信号引脚EM_CS、写数据信号引脚EM_WE、读数据信号引脚EM_OE、读写使能信号引脚EM_R/W、地址引脚ADDR、数据引脚EM_D。 

3.根据权利要求1所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，其特征在于：所述的SOC处理器的外部存储器接口EMIF与FPGA芯片的输入输出引脚电气连接方式包括FPGA RAM存储器模式和FPGA先入先出队列模式。 

4.根据权利要求1所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，其特征在于：所述的FPGA芯片内部包括实现EMIF控制模块和分布式块随机存储器模块。 

5.根据权利要求1所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，其特征在于：所述的分布式块随机存储器模块用于缓存FPGA芯片和SOC处理器进行数据交换。 

6.根据权利要求1所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，其特征在于：所述的EMIF控制模块，用于进行SOC处理器和FPGA芯片中分布式块随机存储器模块的时序匹配。 

7.一种根据权利要求1-3任一项所述的嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统的通信方法，其特征在于：所述的方法包括以下步骤： 

在FPGA先入先出队列模式下，EMIF控制模块中的内部计数器根据写数据信号EM_WE（低有效）或读数据信号EM_OE（低有效）自动产生地址并提供给分布式块随机存储器模块； 

在FPGA RAM存储器模式下，EMIF控制模块将SOC处理器提供的地址线宽度匹配到分布式块随机存储器模块的地址宽度。 

8.根据权利要求7所述的一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统的通信方法，其特征在于：在FPGA先入先出队列模式或FPGA RAM存储器模式下，EMIF控制模块都需要SOC处理器提供一个几乎满信号almost_full,一个几乎空almost_empty信号连接到SOC处理器的输入引脚GPIO[1:0]，SOC处理器写数和读数时检测almost_full,almost_empty信号，只有almost_full信号无效时才能向FPGA写数据，只有almost_empty信号无效时才能读数据。 

9.根据权利要求7所述的一种嵌入式linux平台下SOC处理器与FPGA芯片的通信系统的通信方法，其特征在于：FPGA设备驱动支持以模块的形式向嵌入式Linux系统动态加载和卸载； 

insmod模块加载实现驱动的初始化，rmmod模块卸载实现资源的释放。