[发明专利]CMOS管的制造方法及CMOS管在审
| 申请号： | 201310381820.5 | 申请日： | 2013-08-28 |
| 公开（公告）号： | CN104425376A | 公开（公告）日： | 2015-03-18 |
| 发明（设计）人： | 王晓芸;陈建国;贺冠中;张枫 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 刘芳 |
| 地址： | 100871 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | cmos 制造 方法 | ||
【权利要求书】：
1.一种互补金属氧化物半导体CMOS管的制造方法，包括在N阱表面制作PMOS管，在P阱表面制作NMOS管，其特征在于，所述在N阱表面制作PMOS管，在P阱表面制作NMOS管之前，还包括：
在衬底表面注入N型离子，形成深N阱；
在所述深N阱表面制作所述N阱和所述P阱。
2.根据权利要求1所述的方法，其特征在于，所述衬底为P型衬底；所述衬底的晶向为100，电阻率为15-25Ω.cm。
3.根据权利要求1所述的方法，其特征在于，所述N型离子为磷离子；所述注入N型离子的能量为100kev，剂量为5E12/cm2。
4.根据权利要求1所述的方法，其特征在于，所述在衬底表面注入N型离子，形成深N阱之前，还包括：
在所述衬底表面生长垫氧化层，所述垫氧化层的厚度为
5.根据权利要求4所述的方法，其特征在于，所述在衬底表面注入N型离子，形成深N阱之后，还包括：
以1200℃的温度对所述深N阱推进120分钟，达到预设深度，并去除所述垫氧化层。
6.一种互补金属氧化物半导体CMOS管，包括：在N阱表面制作的PMOS管及在P阱表面制作的NMOS管，其特征在于，
所述P阱为在深N阱表面制作的P阱；所述深N阱为在衬底表面制作的N阱；
所述N阱为在所述深N阱表面制作的N阱。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310381820.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：快闪存储器及快闪存储器的制作方法
- 下一篇：CMOS结构的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
