[发明专利]应用于栅极线尾切割的双重图形成型方法

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种应用于栅极线尾切割的双重图形成型方法。

背景技术

目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术（Double Patterning Technology，简称DPT）、极紫外线技术（EUV）、电子术直写（EBL）等技术方案都被业界寄予了厚望。

其中，双重图形化技术（DPT）是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。

随着光刻机软硬件技术不断进步，基于浸没式光刻机的双重图形化技术，能够将193nm浸没式光学光刻平台的极限分辨率和技术寿命进一步的延伸，从而可以填补浸没式光刻机和EUV之间甚至是更小技术节点的光刻技术的空白。

根据技术调研结果，微影-刻蚀-微影-刻蚀（Litho-Etch-Litho-Etch，简称LELE）技术是目前几种双重图形化主流技术方案之一，即通过分别的两次的光刻和刻蚀行成目标图形，且该目标图形包括线形（line）和沟槽（trench）两种。

图1a是传统的栅极线尾切割中的双重图形化工艺中第一次光刻工艺形成的结构示意图，图1b是传统的栅极线尾切割中的双重图形化工艺中第二次光刻工艺形成的结构示意图，图1c是传统的栅极线尾切割中的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；如图1a-1c所示，如在193nm浸没式机台（如NXT-1950i等）上具有38nm半节距（Half Pitch，简称HP）的分辨率，为了满足28/20nm（28nm线尾切割和22nm光刻）技术节点有源层和栅层的设计需求，先进行第一光刻工艺形成如图1a所示的结构，再进行第二次光刻工艺形成如图1b所示的结构，然后再将图1a所示的结构（Exposure1）和图1b所示的结构（Exposure2）通过栅极线尾切割工艺形成如图1c所示的结构（Final contour），即先形成重复的、单一方向的线/隔离（Line/Space）图形，然后进行栅极线尾切割（Line-End-Cut）工艺。

传统的，在进行栅极线尾切割工艺中，主要是通过在经过第一次光刻和蚀刻至多晶硅层后，利用基于旋涂（spin-on）的底层结构ODL（Organic Under Layer）来填充底层图形，并继续采用中间层结构SHB（SiO-based Hard Mask）来作为第二次蚀刻的硬质掩膜，最后制备BARC（Bottom Anti-Reflective Coating）和PR（Photo Resist）来完成二次光刻前的结构，即采用氧化硅作为硬质掩膜，进行多晶硅层的蚀刻工艺。

由于，ODL和SHB是新材料，其工艺成本较高，且在40纳米及其以上技术节点的工艺中并不常用；所以，在28纳米及其以下技术节点的工艺中引进上述的这些新材料需要花费大量的时间和成本去评估和应用。

中国专利（CN 101034672 A）记载了一种形成平面CMOS晶体管的方法，将形成栅极层的步骤划分为：第一步，通过栅极层图形的第一部分构图抗蚀剂层，然后通过栅极图形蚀刻多晶硅；第二步,通过栅极焊盘和局部互连的图像构图第二抗蚀剂层，然后通过栅极焊盘和局部互连的图形蚀刻多晶硅，由此减少衍射的次数以及其它来自不同曝光区域的串扰。

中国专利（CN 102129968 A）记载了一种双重图形化方法，包括：自下而上依次在衬底上沉积图形层和旋涂第一光刻胶层，利用第一光刻图形版光刻第一光刻胶，并以光刻后的第一光刻胶层为掩膜刻蚀图形层；去除第一光刻胶层，在图形层的表面和图形层刻蚀形成的图形间隙内沉积硬掩膜层；对硬掩膜层的表面进行平坦化处理；在硬掩膜层的平坦表面沉积第二光刻胶；利用第二层光刻图形版光刻第二光刻胶层、以光刻后的第二光刻胶层为掩膜刻蚀硬掩膜层和图形层；去除第二光刻胶层和硬掩膜层。

发明内容

针对上述技术问题，本申请一种应用于栅极线尾切割的双重图形成型方法，通过在先进图膜（Advanced Patterning Film，简称APF）的上方进行两次曝光工艺后，形成氧化物-氮化硅-氧化物（Oxide-SiN-Oxide，简称ONO）硬质掩膜结构，并利用该硬质掩膜结构作为掩膜对APF进行刻蚀，并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺。