[发明专利]磁阻存储设备的架构

说明书

对相关申请的交叉引用

本申请要求于2012年8月17日提交的韩国专利申请No.10-2012-0090299的优先权，通过引用将其公开的全部内容合并于此

技术领域

各种示例性实施例涉及一种存储设备，并且更具体地，涉及一种包括自旋转移扭矩型磁阻随机存取存储器（STT-MRAM）单元的磁阻存储设备。

背景技术

随着半导体产品的体积的减少，日益需要增加半导体产品的数据处理量。因此，希望提高用于半导体产品的存储设备的操作速度和集成密度。为了满足这些需求，例如，已经提出被配置为使用电阻随着磁性体的极性而变化来提供存储器功能的磁阻随机存取存储器（MRAM）。

近来，已经对于实现被优化用于包括MRAM单元的高速低功耗移动设备的半导体存储设备的方法进行研究。

发明内容

本发明提供了一种磁阻随机存取存储设备（MRAM）的架构，其可以优化MRAM的操作特性，并且提高MRAM的元件的集成密度。

根据一个实施例，半导体存储设备包括行译码器、列译码器、多个子单元块、多个位线读出放大器区域、多个子字线驱动器、以及位线连接控制器。行译码器被配置为译码行地址和驱动全局字线驱动信号。列译码器被配置为译码列地址和驱动列选择信号以选择特定的位线。多个子单元块中的每一个包括：多个位线、多个字线、以及连接到多个位线和多个字线的多个存储单元。位线读出放大器区域中的每一个包括位线读出放大器，且沿第一方向被布置在两个子单元块之间，并且位线读出放大器中的每一个被配置为读出和放大对应位线的数据。子字线驱动器中的每一个沿与第一方向垂直的第二方向被布置在两个子单元块之间，并且被配置为响应于全局字线驱动信号来驱动对应字线。分别响应于列选择信号的第一和第二列选择信号，位线连接控制器中的每一个将相应的第一位线电耦接到对应的第一和第二局部输入/输出（I/O）线。

根据另一个实施例，一种半导体存储设备包括多个单元块、行译码器、列译码器、多个位线读出放大器区域。单元块中的每一个包括与沿第一方向延伸的多个位线和沿垂直于第一方向的第二方向延伸的多个字线连接的多个存储单元。行译码器被配置为译码行地址，并且驱动字线上的字线驱动信号。列译码器被配置为译码列地址，并且驱动列选择线上的列选择信号。位线读出放大器区域中的每一个包括沿第一方向被布置在单元块之间的位线读出放大器。位线读出放大器区域的第一位线读出放大器区域包括第一P区和第一N区。第一P区包括沿第一方向布置的多个PMOS晶体管。第一N区包括沿第一方向上布置、并且在第二方向上与第一P区间隔开的多个NMOS晶体管。

根据又一实施例，一种半导体存储设备包括第一阱中的存储单元区域、行译码器、列译码器、子字线驱动器、位线读出放大器、以及第二和第三阱。存储单元区域包括连接到多个字线和多个位线的多个存储单元，其中，存储单元被形成在作为第一类型阱的第一阱中。行译码器被配置为译码行地址和输出全局字线驱动信号。列译码器被配置为译码列地址和输出列选择信号。行译码器和列译码器被布置在外围电路区域中。子字线驱动器被配置为响应于全局字线驱动信号来输出各个字线驱动信号。位线读出放大器包括多个PMOS和NMOS晶体管。子字线驱动器和位线读出放大器被布置在核心电路区域中。作为第二类型阱的第二阱与第一类型阱不同，并且被布置为与第一阱的第一侧相邻。第三阱是第二类型阱，并且被布置为和与第一侧相对的第一阱的第二侧相邻。第一阱包括连接到第一电压端的第一阱偏置区域。第二和第三阱中的每一个分别包括连接到第二和第三电压端的第二和第三偏置区域。第一电压端被配置为接收与由第二和第三电压端中的每一个所接收的不同的第一电压电平。第一至第三阱被布置在作为第二类型阱的第四阱上。

附图说明

参考附图，从下面的详细描述中，示例性实施例将被更清楚地理解，在附图中：

图1是根据一些实施例的磁阻存储设备的框图；

图2是在根据一些实施例的图1的磁阻存储设备中包括的存储单元阵列的示例的电路图；

图3是根据一些实施例的构成图2的存储单元阵列的磁阻存储单元的示例的电路图；

图4是根据一个实施例的图3的磁阻存储单元的三维图；

图5和图6是示出根据一些实施例的、由于写入数据而导致的磁隧道结（MTJ）元件的磁化方向的视图；

图7是示出根据一个实施例的MTJ元件的写操作的视图；

图8到图12是根据一些实施例的、在图2的存储单元阵列中包括的MTJ元件的视图；

图13示出根据一些实施例的、构成磁阻存储设备的半导体存储器芯片的示例性布局；