[发明专利]模数转换器和将模拟信号转换为数字信号的方法

权利要求书

1.一种模数转换器，包括采样/保持单元、数模转换器，比较单元、和控制单元，其特征在于，

所述采样/保持单元被配置成采样第一模拟信号；

所述数模转换器与所述控制单元通信连接并被配置成转换反馈信号为第二模拟信号；

所述比较单元与所述采样/保持单元和所述数模转换器通信连接，并被配置成比较采样的第一模拟信号和所述第二模拟信号，并产生指示信号，所述指示信号指示采样的第一模拟信号和所述第二模拟信号之间的比较结果能否被确定；

其中，所述控制单元还包括与所述比较单元通信连接的补偿单元，该补偿单元被配置成：

在所述指示信号指示所述比较结果不能被确定时，相应于所述比较结果补偿现行位和所述现行位的所有较低有效位，从而所述现行位和所述现行位的所有较低有效位的总和接近所述现行位的位权重，并且

输出补偿的现行位和所述现行位的所有较低有效位及所述现行位的较高有效位；并且

其中，所述控制单元还包括与所述比较单元通信连接的逐次逼近寄存器，该逐次逼近寄存器被配置成：

接收来自所述比较单元的所述比较结果，

存储所述比较结果，根据所述比较结果产生所述反馈信号，并且

在所述指示信号指示所述比较结果能够被确定时反馈所述反馈信号给所述数模转换器。

2.根据权利要求1所述的模数转换器，其特征在于，所述逐次逼近寄存器包括N个位寄存器，而所述模数转换器还包括：

N个串连接的第一D型触发器，其中，每个第一D型触发器的D端口被配置成接收所述指示信号，每个第一D型触发器的Q端口与所述逐次逼近寄存器的相对应的位寄存器连接，并且每个第一D型触发器的Q负端口与所述补偿单元连接。

3.根据权利要求2所述的模数转换器，其特征在于，每个所述位寄存器还包括第二D型触发器、第一与门、延迟单元、第一缓冲器和第二缓冲器，其中，在每个位寄存器中，

所述第二D型触发器的D端口接收与所述第二D型触发器相对应的比较结果，所述第二D型触发器的时钟端口与相对应的所述第一D型触发器的Q端口连接，所述延迟单元与相对应的所述第一D型触发器的Q端口连接，所述第二D型触发器的Q端口与所述第一与门的第一输入端口连接，所述延迟单元与所述第一与门的第二输入端口连接，所述第一与门的第三输入端口被配置成接收位重置信号；所述第一与门的输出端口与所述数模转换器连接，所述第二D型触发器的Q端口与所述第一缓冲器连接，所述第一缓冲器的输出端口与所述第二缓冲器连接，所述第二缓冲器的输出端口与所述数模转换器连接。

4.根据权利要求3所述的模数转换器，其特征在于，

所述补偿单元被配置成在所述指示信号指示所述比较结果不能被确定时，通过重置所述现行位为逻辑值0和设置所述现行位的所有较低有效位为逻辑值1来补偿所述现行位和所述现行位的所有较低有效位。

5.根据权利要求4所述的模数转换器，其特征在于，所述补偿单元还包括第二与门、或门、第三D型触发器和第四D型触发器、第三缓冲器、第四缓冲器和第五缓冲器，其中，

所述第二与门的第一输入端口和第二输入端口与两个相邻位的各第一D型触发器的Q负端口连接，而所述第二与门的输出端口与所述或门的第一输入端口连接，所述或门的第二输入端口与所述两个相邻位中较低有效位的位寄存器连接，所述或门的输出端口与所述第三D型触发器的D端口连接，所述第三D型触发器的Q端口与所述第三缓冲器连接，所述第三缓冲器与所述第四缓冲器连接，所述第四D型触发器的D端口与所述第五缓冲器连接，所述第五缓冲器与最高有效位的位寄存器连接，所述第四D型触发器的Q端口与所述第三缓冲器连接，所述第三D型触发器的时钟端口和所述第四D型触发器的时钟端口均被配置成接收并行时钟。

6.根据权利要求3所述的模数转换器,其特征在于,

所述补偿单元被设置成当所述指示信号指示所述比较结果不能够被确定时，通过设置所述现行位为逻辑值1和重置所述现行位的所有较低有效位为逻辑值0来补偿所述现行位和所述现行位的所有较低有效位。