[发明专利]埋多晶指内透明集电区绝缘栅双极晶体管及制造方法有效
| 申请号: | 201310317124.8 | 申请日: | 2013-07-25 |
| 公开(公告)号: | CN103515226A | 公开(公告)日: | 2014-01-15 |
| 发明(设计)人: | 胡冬青;贾云鹏;吴郁;吕佩壕 | 申请(专利权)人: | 北京工业大学 |
| 主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/739;H01L29/08 |
| 代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 张慧 |
| 地址: | 100124 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多晶 透明 集电区 绝缘 双极晶体管 制造 方法 | ||
1.埋多晶指内透明集电区绝缘栅双极晶体管制造方法,其特征在于,局域寿命控制层为多晶指-单晶指交替分布的埋多晶硅层,包括以下步骤工艺:
1)在电阻率为0.001-0.02Ωcm的(100)晶向单晶硅P+衬底生长薄介质层,介质层是二氧化硅,厚度在2000埃-2500埃范围,或者氮化硅,厚度在100埃-200埃范围;
2)进行一次光刻刻蚀工艺,形成均匀分布的介质层条纹,介质条纹的宽度控制在1μm-2μm,间距在0.5μm-1μm之间;
3)多晶硅-单晶硅同步外延形成多晶指-单晶指交替分布结构,外延过程包括:A.去除步骤2)介质条纹间单晶硅P+衬底表面的自然氧化层,露出新鲜生长界面;此工艺过程对氮化硅介质条纹厚度影响很少,对采用二氧化硅做介质条纹的结构,条纹厚度会变薄,最终剩余二氧化硅介质条纹厚度在100A埃300埃范围;B.正式同步外延,同步外延过程中通腐蚀气体H2或HCl,腐蚀气体流量与源气体流量之比为0.001-0.02,同步外延过程中,介质条纹上生长多晶硅,而介质条间单晶硅上生长单晶硅,单晶生长优势超越多晶硅生长,单晶硅逐渐变宽,多晶硅逐渐变窄,直至单晶硅条完全横向侵并多晶硅条,形成多晶指-单晶指交替分布结构,同步外延过程为掺磷外延,磷掺杂浓度控制在1×1018-5×1018cm-3;
4)与同步外延工艺同工序进行外延缓冲层和漂移区耐压层,此工艺在实际操作中与同步外延工艺同工序进行;最后完成正面MOS结构、背面多层电极的制备。
2.按照权利要求1的方法,其特征在于,埋多晶指高度亦即同步外延的厚度为1μm-2μm。
3.按照权利要求1-2的任一方法制备得到的埋多晶指内透明集电区绝缘栅双极晶体管。
4.按照权利要求1-3的任一方法制备得到的埋多晶指内透明集电区绝缘栅双极晶体管,最终集电结位置距多晶硅层顶部的距离为1-2微米。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310317124.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





