[发明专利]检测接触孔与多晶硅栅极对准度的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种检测接触孔与多晶硅栅极对准度的方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新材料和新工艺都会被引入到集成电路的工艺中来以满足整体功能的要求，不同结构之间连接的精准度就显的很重要。

目前，工艺在这方面的控制主要是通过光学的方法来检测两个结构对准的偏差值，但是由于光学本身的受到分辨率大小的限制，当器件尺寸不断缩小时，这种方法就不能满足工艺精确控制的要求。

如图1所示，图1是前段器件结构形成后的示意图，其中期望的是接触孔连接到栅极和有源区上。但是，实际上图1所示的结构是个实际的有缺陷的透射电子显微镜的照片。从图1中可以看到由于接触孔和栅极之间有一定的偏差造成了器件结构的失效。

事实上，特别是当工艺制成进入到65纳米以下时，当接触孔和多晶硅栅极的对准度有稍微的偏差就会造成器件整体性能的失效。

由此，发明一种新的方法来更加精确地检测接触孔和栅极之间的偏差就显得十分的重要。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种精确地检测接触孔和栅极之间的偏差的方法。

根据本发明，提供了一种检测接触孔与多晶硅栅极对准度的方法，其包括：

第一步骤：准备检测待检测晶圆，将待检测晶圆流片到阱区离子注入步骤，跳过N阱离子注入步骤，并将P阱离子注入改为无光阻离子注入，使晶圆基底全部成为P离子区；

第二步骤：将待检测晶圆继续流片到有源区离子注入，跳过P有源区离子注入步骤，将N源区离子注入改为无光阻离子注入；

第三步骤：将晶圆流片到接触孔平坦化制程，并在接触孔平坦化制程后应用电子束缺陷扫描仪对待检测晶圆进行漏电缺陷检测。

优选地，在第三步骤中，将电子束缺陷扫描仪拍摄的亮接触孔确定为具有漏电缺陷的接触孔，将电子束缺陷扫描仪拍摄的暗接触孔确定为没有漏电缺陷的接触孔。

优选地，在第三步骤中，调整电子束缺陷扫描仪使得着陆电压在600eV-1200eV之间。

优选地，在第三步骤中，调整电子束缺陷扫描仪使得电流为7nA-20nA之间。

优选地，在第三步骤中，调整电子束缺陷扫描仪使之采用的像素在50nm-80nm之间。

优选地，所述的检测接触孔与多晶硅栅极对准度的方法还包括：通过将检测到的漏电缺陷进行自动分类，进一步甄选出具有相对位置关系的漏电缺陷。

本发明的应用可以精确反映在线产品接触孔和多晶硅栅极在平面的对准情况，并通过检测整个晶圆上不同位置，反映晶圆上对准度的变化趋势，从而为制程窗口优化与在线监控提供方法论，为半导体在线制造与良率提升提供保障。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了接触孔连接到栅极和有源区的透射电子显微镜照片。

图2A示意性地示出了电子束缺陷扫描仪负负载条件下PMOS漏电缺陷。

图2B示意性地示出了电子束缺陷扫描仪负负载条件下NMOS漏电缺陷。

图3A示出了常规流片晶圆阱区与源漏区离子注入情况以及在电子束缺陷扫描仪正负载条件下的影像表征。

图3B示出了本发明检测晶圆阱区与源漏区离子注入情况以及在电子束缺陷扫描仪正负载条件下的影像表征。

图4示意性地示出了根据本发明优选实施例的检测接触孔与多晶硅栅极对准度的方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

本发明的技术原理为，当接触孔与多晶硅栅极的对准度有偏差时，会使对应的N型接触孔和P型接触孔均产生漏电。比如，在6T SRAM结构中，当多晶硅栅极相对于接触孔整体向下偏移时，并且导致如图2A所示的负电子束缺陷扫描仪负负载条件下共用接触孔漏电缺陷1，那么在另外一次的与导致共用接触孔漏电的多晶硅栅极距离最近的电源负极接触孔也会产生漏电缺陷2，如图2B所示。但是由于两者只有在不同的负载条件下单独看到，所以很难准确甄别其是否是对准偏差造成的。