[发明专利]改进离子掺杂多晶硅栅极刻蚀工艺的方法无效

专利信息
申请号: 201310228606.6 申请日: 2013-06-08
公开(公告)号: CN103346075A 公开(公告)日: 2013-10-09
发明(设计)人: 束伟夫;唐在峰;方超;任昱;张旭升 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/28 分类号: H01L21/28;H01L21/336;H01L21/8238
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 陆花
地址: 201203 上海市浦*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 改进 离子 掺杂 多晶 栅极 刻蚀 工艺 方法
【权利要求书】:

1.一种改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于包括: 

第一步骤:利用膜厚测量仪,在测量多晶硅栅极硬掩模层厚度的测量的工艺中,测量多晶硅栅极中离子掺杂多晶硅栅极的厚度以及多晶硅栅极生长的原始厚度; 

第二步骤:利用测量得到的多晶硅栅极生长的原始厚度,减去离子掺杂多晶硅栅极的厚度,得到非掺杂多晶硅栅极的厚度; 

第三步骤:对离子掺杂多晶硅栅极进行刻蚀,其中根据第一公式和离子掺杂多晶硅栅极的厚度来计算离子掺杂多晶硅栅极的第一刻蚀时间Timedoped,并且其中通过先进制程控制来实时修正每片硅片的第一刻蚀时间Timedoped; 

第四步骤:对非掺杂多晶硅栅极进行刻蚀,其中根据第二公式和非掺杂多晶硅栅极的厚度来计算非掺杂多晶硅栅极的第二刻蚀时间Timeundoped,并且其中通过先进制程控制来实时修正每片硅片的第二刻蚀时间Timeundoped。 

2.根据权利要求1所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,第一公式和第二公式分别为: 

Timedoped(S)=H1/ERdoped

其中 

H1(A):离子参杂多晶硅栅极厚度 

ERdoped(A/S):离子参杂多晶硅栅极的刻蚀速率 

Timedoped(S):离子参杂多晶硅栅极的刻蚀时间。 

3.根据权利要求1所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,第二公式为: 

Timeundoped(S)=(H2-H1)/ERumdoped

其中 

H2(A):原始多晶硅栅极厚度 

H2-H1(A):未参杂多晶硅栅极厚度 

ERumdoped(A/S):非参杂多晶硅栅极的刻蚀速率 

Timeundoped(S):非参杂多晶硅栅极的刻蚀时间。 

4.根据权利要求1至3之一所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,所述改进离子掺杂多晶硅栅极刻蚀工艺的方法用于刻蚀MOS器件的多晶硅栅极。 

5.根据权利要求1至3之一所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,所述改进离子掺杂多晶硅栅极刻蚀工艺的方法用于刻蚀CMOS器件的多晶硅栅极。 

6.根据权利要求1至3之一所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,所述原始厚度为非掺杂多晶硅栅极和离子掺杂多晶硅栅极的总厚度。 

7.根据权利要求1至3之一所述的改进离子掺杂多晶硅栅极刻蚀工艺的方法,其特征在于,非掺杂多晶硅栅极的截面横向尺寸等于非掺杂多晶硅栅极的截面横向尺寸。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310228606.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top