[发明专利]半导体封装构造及其制造方法

说明书

技术领域

本发明涉及一种半导体封装构造及其制造方法，特别是涉及一种端口设计具有弹性的半导体封装构造。

背景技术

在基本的半导体封装构造中，芯片会通过打线接合(wire bonding)或倒装芯片接合(flip chip bonding)的方式设置于一基板上，使芯片通过导线(wire)或凸块(bump)电性连接于基板。倒装芯片接合工艺主要是在一芯片的有源表面上的接垫先设置导电用的凸块，再将所述芯片翻转，使其有源表面通过凸块设置于一基板上。根据不同线路密度的需求，芯片有源表面可先设置一重布线层(redistribution layer，RDL)进行线路重新布局，再设置导电凸块，完成芯片与基板之间的电性连接。

上述的重布线层通常设有一电源端口，当芯片设置于基板上时，所述芯片便可通过重布线层与对应的导电凸块接收工作电源。然而，为了符合轻薄短小的封装产品的需求，目前的芯片有源表面所形成的重布线层线路的线径相当细小，且线路密度也较集中，导致导电凸块经过重布线层再到芯片的电流路径相对较短，当外部电源通过此电流路径对芯片供电时，所述芯片可能会在电流过大或是有突波产生的情况下立即受到伤害。

故，有必要提供一种半导体封装构造及其制造方法，以解决现有技术所存在的问题。

发明内容

本发明的主要目的在于提供一种半导体封装构造，其使用特殊形状引脚提供大接触面积、截面积且延长的电流传导路径，在电源通过重布线层输入到芯片时可达到缓冲的效果，避免芯片受到损害。

为达成前述目的，本发明一实施例提供一种半导体封装构造，其包含：一重布线层，具有一电源输入端与一电源输出端；至少一第一芯片，配置于所述重布线层上并具有一有源表面，所述有源表面面向所述重布线层而电性连接所述重布线层，所述第一芯片的有源表面的一电源输入垫对应连接所述重布线层的电源输出端；以及至少一引脚，配置于所述重布线层上，其中所述引脚具有一第一凸部、一第二凸部与一连接部，其中所述第一凸部对应电性连接所述重布线层的电源输入端，所述第二凸部对应电性连接所述重布线层的电源输出端，所述连接部连接所述第一凸部与所述第二凸部。

再者，本发明另一实施例提供一种半导体封装构造，其包含：一第一封装体，包含：一第一重布线层，具有一电源输入端与一电源输出端；至少一第一芯片，配置于所述第一重布线层上并具有一有源表面，所述有源表面面向所述第一重布线层而电性连接所述第一重布线层，所述第一芯片的有源表面的一电源输入垫对应连接所述第一重布线层的电源输出端；以及至少一第一引脚，配置于所述第一重布线层上，其中所述第一引脚具有一第一凸部、一第二凸部与一连接部，所述第一凸部对应电性连接所述第一重布线层的电源输入端，所述第二凸部对应电性连接所述第一重布线层的电源输出端，所述连接部连接所述第一凸部与所述第二凸部；以及一第二封装体，堆迭于所述第一封装体上并包含：一第二重布线层；至少一第二芯片，配置于所述第二重布线层下并具有一有源表面，所述有源表面朝上背对所述第一芯片并电性连接所述第二重布线层；以及至少一第二引脚，配置于所述第二重布线层下而电性连接所述第二重布线层，并且对应直接接触而电性连接所述第一引脚，使得所述第二重布线层从通过所述第二引脚与第一引脚电性连接至所述第一重布线层。

再者，本发明另一实施例提供一种半导体封装构造，其包含：一第一封装体，包含：一第一重布线层，具有一电源输入端与一电源输出端；至少一第一芯片，配置于所述第一重布线层上并具有一有源表面，所述有源表面面向所述第一重布线层而电性连接所述第一重布线层，所述第一芯片的有源表面的一电源输入垫对应连接所述第一重布线层的电源输出端；至少一第一引脚，配置于所述第一重布线层上，其中所述第一引脚具有一第一凸部、一第二凸部与一连接部，所述第一凸部对应电性连接所述第一重布线层的电源输入端，所述第二凸部对应电性连接所述第一重布线层的电源输出端，所述连接部连接所述第一凸部与所述第二凸部；以及一第二重布线层，所述第二重布线层形成于所述第一芯片的一背面与所述第一引脚的顶面，进而电性连接所述第一芯片与所述第一引脚；以及一第二封装体，堆迭于所述第一封装体上并包含：一第三重布线层，电性连接所述第一封装体的第二重布线层；至少一第二芯片，配置于所述第三重布线层上并具有一有源表面，所述有源表面电性连接所述第三重布线层；以及至少一第二引脚；配置于所述第三重布线层上而电性连接所述第三重布线层。