[发明专利]非易失性存储器阵列中检测读取失败的方法和存储器系统

说明书

公开了非易失性存储器阵列中检测读取失败的方法和存储器系统。一种在非易失性存储器阵列中检测即将发生的读取失败的技术包括施加批量读取应力于所述非易失性存储器阵列的多个单元以及在所述批量读取应力之后确定在阵列完整性检查期间所述多个单元在余裕读取验证电压水平处是否显示无法校正的纠错码(ECC)读取。该技术还包括当在所述阵列完整性检查期间所述多个单元显示所述无法校正的纠错码(ECC)读取的时候给所述多个单元提供即将发生的读取失败的指示。在这种情况下，所述余裕读取验证电压水平不同于正常读取验证电压水平。

技术领域

本公开通常涉及在非易失性存储器阵列中检测即将发生的读取失败，更具体地说，涉及基于应力技术在非易失性存储器阵列中加速和检测即将发生的读取失败。

背景技术

汉明码是最普遍实施的纠错码(ECCs)之一，其允许单一比特错误被检测和校正以及(在通常的配置中带有额外的校验比特)双比特错误被检测(但不被校正)。多种存储器控制器被设计以支持ECC。大部分低成本的具有ECC能力的存储器控制器只检测和校正字中的单一比特错误，例如，64比特的字，以及检测(但不校正)每字两比特的错误。例如，64比特字的ECC字检查库可能包括七十二比特(即，六十四数据比特和八个校验比特)。其它具有ECC能力的存储器控制器能够检测和校正每字多比特。

ECC被用于非易失性存储器(NVM)应用。例如，汽车应用采用的嵌入式非易失性存储器(eNVM)已实施ECC以校正读取失败。通常，当编程到单元(数据或代码)的内容不能从所述单元里读出的时侯，读取失败会发生。例如，在典型的NVM(例如，闪速存储器)中，单元中的数字一和数字零被不同的电荷指示。举个例子，充电的单元可能指示数字零以及未充电的单元可能指示数字一。如果单元是缺陷的，NVM单元可以获得或失去电子。在典型的NVM中，单元错误是硬错误。即，在典型的NVM中，获得电子的单元将不会后续地失去电子。同样地，在典型的NVM中，失去电子的单元将不会后续地获得电子。

附图说明

本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号指示相同的元件。附图中的元件说明是为了简便以及清晰，不一定按比例绘制。

图1是包括处理器和根据本发明配置的非易失性存储器(NVM)系统的一个示例系统图(在这种情况下是微控制器)。

图2是说明了指示即将发生的读取失败的ECC能够校正情况和ECC无法校正情况的纠错码(ECC)字检查库的一个示例图。

图3是另一个说明了指示即将发生的读取失败的ECC能够校正情况和ECC无法校正情况的纠错码(ECC)字检查库的一个示例图。

图4是采用了ECC电路和余裕读取电路的常规NVM系统的图。

图5根据本发明的不同实施例，是在其它电路中采用了ECC电路和余裕读取电路的NVM系统的图。

图6根据本发明的实施例，是带有实施的批量高电压(HV)读取应力的NVM阵列的图。

图7根据本发明的实施例，是在NVM阵列中检测即将发生的读取失败的过程的流程图。

具体实施方式

在本发明示范实施例的以下详细描述中，在本发明中可以被实施的特定示范实施例被足够详细地描述以使本领域所属技术人员实施本发明，并且应了解其它实施例可以被利用并且在不脱离本发明精神及范围的情况下可以做出逻辑、架构、编程、机械、电气及其它改变。以下的详细描述因此不是从一种限制意义上进行的，并且本发明的范围仅仅由所附权利要求及其等同物来定义。特别是，虽然优选实施例结合微控制器在以下被描述，应了解本发明不受此限制并且可以潜在地体现在包括从属于读取失败的非易失性存储器阵列的多种系统中。正如本发明使用的，术语“耦合”包括位于元件或组件之间的直接电气连接和位于元件或组件之间的间接电气连接；所述连接是通过使用一个或多个介入元件或组件得以实现的。