[发明专利]一种电路板上集成电路芯片ESD防护电路

说明书

技术领域

本发明涉及防护静电放电领域，特别涉及一种在电路板上对集成电路芯片进行静电放电防护的电路。

背景技术

随着电子技术的发展，电子设备的应用越来越广泛，不仅是高技术领域如航天航空设备，也渗透到了人们生活的方方面面，如家居电器、通信设备、医疗设备等，ESD随处不在，ESD问题对设备的正常工作一直是一个严重威胁，如何防护ESD，保证设备的正常工作，是一个长期困扰工程师的难题。ESD：Electro-Static discharge，即静电放电。当前电子设备的基础元件之一集成电路芯片在设计的时候都有相应的ESD防护电路，　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　通常是采用钳位二极管等来对信号进行钳位，如图1所示：仅仅依赖集成电路内部采取的ESD防护措施，不能保证集成电路正常工作。但在实际电子设备的设计中这些措施只能保证集成电路不被损坏，对保障设备的正常工作往往还不够，常发现ESD导致电路功能异常，设备无法通过ESD测试。

发明内容

本发明提供一种电路板上集成电路芯片ESD防护电路，对集成电路关键输入信号如复位信号（RESET_N）、触发时钟信号、边缘触发中断信号等实施ESD防护，有效的弥补了集成电路内ESD防护电路的不足，提高设备的ESD防护能力，保证设备工作正常。

本发明的技术方案是：一种电路板上集成电路芯片ESD防护电路，对集成电路芯片上的关键信号进行防护，包括与集成电路芯片关键信号输入引脚相连的电阻和连接在所述的集成电路芯片关键信号输入端与接地引脚之间的电容。

进一步的，上述的电路板上集成电路芯片ESD防护电路中：所述的电阻和电容的取值根据关键信号的频率高低、上升时间、下降时间的要求来调整。

进一步的，上述的电路板上集成电路芯片ESD防护电路中：所述的集成电路芯片关键信号输入引脚为复位信号引脚（RESET_N）。

进一步的，上述的电路板上集成电路芯片ESD防护电路中：所述的电阻和电容的取值分别为20～50Ω和0.01uF

进一步的，上述的电路板上集成电路芯片ESD防护电路中：所述的集成电路芯片关键信号输入引脚为触发时钟信号引脚或者边缘触发中断信号引脚。

进一步的，上述的电路板上集成电路芯片ESD防护电路中：所述的电阻和电容的取值分别为20～50Ω和0.001～0.0001uF。

本发明在集成电路关键信号管脚处增加R、C电路，能增强关键信号管脚与局部工作地之间的耦合，有效地对叠加在信号上的ESD干扰信号进行衰减，保证集成电路的关键信号不穿越电平门限，防止电路的误动作，增强了集成电路的ESD防护能力。

下面结合具体实施例对本发明作较为详细的描述。

附图说明

图1是目前集成电路芯片没有ESD防护电路时的电路图。

图2是具有本发明的ESD防护电路时的集成电路芯片连接图。

图3是带有静电的输入信号。

图4是经过本发明的RC电路后的输入信号。

图5和图6没有ESD防护电路时输入到芯片引脚的信号。

具体实施方式

实施例1，如图2所示，本实施例是一种电路板上集成电路芯片ESD防护电路，对集成电路中的关键信号进行ESD防护，关键信号主要有复位信号（Reset_N）、触发时钟信号、边缘触发中断信号等。图2所示为复位信号（Reset_N）增加ESD防护电路的电路图，如图2所示，分别在集成电路芯片U1A和集成电路芯片U2A的RESET_N脚上分别串连一个电阻R1和R2，并分别在集成电路芯片U1A和集成电路芯片U2A的RESET_N脚和GND之间加入一个电容C1和C2。

集成电路的关键信号输入端RESET_N增加由R1、C1组成的防护电路，R1、C1靠近集成电路管脚放置。防护电路一方面通过C1把关键信号输入端RESET_N管脚处的关键信号有效地跟工作地耦合在一起，防止由于工作地在ESD过程中的电位抖动造成的电路误动作。另一方面，由其他地方来的耦合有ESD电压的信号如POR_RESET_B 通过由R1、C1组成的低通滤波器后得到了有效的衰减，防止由于信号传输路径长、受到ESD干扰而造成的电路误动作。

工作原理：