[发明专利]像素阵列基板

说明书

本发明公开了一种像素阵列基板，包括基板、设置于基板上的薄膜晶体管、第一绝缘层、共用电极、第二绝缘层以及像素电极。薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且具有第一开口，曝露出漏极，其中第一绝缘层的厚度介于1微米与5微米之间，且介电常数介于2与5之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且具有第二开口，曝露出第一开口。像素电极设置于第二绝缘层上，并通过第一开口与第二开口与漏极电性连接。

技术领域

本发明是涉及一种像素阵列基板，特别是涉及一种具有提升像素开口率的像素阵列基板。

背景技术

液晶显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，已被广泛地应用在笔记本计算机(notebook)、个人数码助理(PDA)等携带式信息产品上，并且已逐渐取代传统桌上型计算机之阴极射线管监视器。

现有液晶显示面板是由彩色滤光片基板、像素阵列基板以及液晶层所构成，且液晶层设置于彩色滤光片基板与像素阵列基板之间，并通过调整液晶层的液晶分子的旋转方向来控制像素的亮暗。请参考图1，图1所示为现有的像素阵列基板的剖视示意图。如图1所示，像素阵列基板10包括基板12、薄膜晶体管14、共用线16、保护层18、平坦层20以及像素电极22。薄膜晶体管14设置于基板12上，且包含有栅极14a、源极14b、漏极14c以及通道层14d。共用线16设置于基板12上。保护层18覆盖于薄膜晶体管14与基板12上，且具有开口18a，曝露出漏极14c。平坦层20覆盖于保护层18上，且具有开口20a，对应开口18a，以曝露出漏极14c。像素电极22设置于平坦层20上，并通过开口18a、20a与漏极14c电性连接。并且，共用线16与像素电极22重叠，使共用线16、像素电极22、保护层18与平坦层20构成储存电容。

然而，现有像素阵列基板10的共用线16是由金属材料所构成，因此共用线16的设置会遮蔽部分像素电极22，而影响像素的开口率。并且，当像素电极22接近薄膜晶体管14、数据线或扫描线时，像素电极22与薄膜晶体管14、数据线或扫描线之间会产生电容耦合效应，进而影响画面的显示，且限制了像素阵列基板10的开口率。

因此，在液晶显示面板的分辨率增加的趋势下，提升像素阵列基板的开口率实为业界努力的目标。

发明内容

本发明的主要目的之一在于提供一种像素阵列基板，以提升像素阵列基板的开口率。

为达上述的目的，本发明提供一种像素阵列基板，包括一基板、多个薄膜晶体管、一第一绝缘层、一共用电极、一第二绝缘层以及多个像素电极。薄膜晶体管设置于基板上，且各薄膜晶体管包含有一漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且第一绝缘层具有多个第一开口，分别曝露出各漏极，其中第一绝缘层具有一厚度，介于1微米与5微米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且第二绝缘层具有多个第二开口，曝露出各第一开口。像素电极设置于第二绝缘层上，并分别通过各第一开口与各第二开口与各漏极电性连接。

本发明的像素阵列基板利用共用电极设置于像素电极与薄膜晶体管、扫描线以及数据线之间，以遮蔽像素电极与薄膜晶体管、扫描线以及数据线之间的电容耦合效应，使得像素电极与薄膜晶体管、数据线与扫描线的其中至少一者在平行基板的方向上的间距可被缩小，进而可提升开口率。

附图说明

图1所示为现有的像素阵列基板的剖视图。

图2所示为本发明一实施例的像素阵列基板的仰视图。

图3所示为图2沿着剖视线A-A’的剖视图。

图4所示为本发明一实施例的液晶显示面板的剖视图。

其中，附图标记说明如下：

10 像素阵列基板 12 基板