[发明专利]用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)

权利要求书

1.一种制造半导体器件的方法，包括：

提供多个第一半导体管芯；

在第一半导体管芯的第一表面上和第一半导体管芯周围沉积密封剂；

通过以下步骤来在第一半导体管芯上形成薄膜互连结构：

在所述密封剂和所述第一半导体管芯上形成绝缘层，

在所述绝缘层上并且从所述第一半导体管芯的占位面积外延伸地形成多个导电迹线，以及

在所述第一半导体管芯的占位面积内穿过所述绝缘层形成多个导电通孔，其中所述导电通孔均从所述第一半导体管芯上的所述薄膜互连结构的第一表面延伸到与所述薄膜互连结构的第一表面相对的所述薄膜互连结构的第二表面；

提供第二半导体管芯；

在所述第二半导体管芯的有效表面上沉积导电凸点；以及

将所述第二半导体管芯安装到所述薄膜互连结构的第二表面，其中所述导电凸点从所述第二半导体管芯的有效表面延伸到所述薄膜互连结构的第二表面，其中所述导电通孔从所述第一半导体管芯的有效表面延伸到所述导电凸点以在所述第一半导体管芯和第二半导体管芯之间提供电信号的垂直下拉式路由。

2.权利要求1的方法，其中形成多个导电通孔包括：

在所述绝缘层中形成多个开口；

在所述开口中在所述第一半导体管芯上沉积第一导电层；以及

在所述第一导电层上沉积第二导电层并且将所述第二导电层与所述第一导电层对准。

3.权利要求2的方法，其中垂直导电通孔间的间距小于50微米。

4.权利要求1的方法，进一步包括在第一半导体管芯的占位面积外在所述薄膜互连结构的第二表面上形成凸点。

5.一种制造半导体器件的方法，包括：

提供第一半导体管芯；

在第一半导体管芯上沉积密封剂；

在第一半导体管芯和密封剂上形成薄膜互连结构，所述薄膜互连结构包括在所述第一半导体管芯上的所述薄膜互连结构的第一表面以及与所述第一表面相对的所述薄膜互连结构的第二表面，其中所述薄膜互连结构通过以下步骤来形成：

在所述半导体管芯和密封剂上形成第一绝缘层，在所述第一半导体管芯上在所述第一绝缘层中包括第一开口，

在所述第一绝缘层上形成第一导电层并且延伸到所述第一开口中，

在所述第一绝缘层和第一导电层上形成第二绝缘层，在所述第二绝缘层中包括与所述第一绝缘层中的所述第一开口垂直对准的第二开口，以及；

在所述第二绝缘层上形成第二导电层并且延伸到所述第二开口中，其中所述第一开口中的第一导电层接触所述第二开口中的第二导电层，以穿过所述薄膜互连结构形成垂直导电通孔，所述垂直导电通孔在第一半导体管芯上从所述第一表面到所述第二表面在下拉式垂直路径中延伸；以及

在第一半导体管芯上布置第二半导体管芯且将所述第二半导体管芯通过所述导电通孔电连接到所述第一半导体管芯。

6.权利要求5的方法，进一步包括穿过第一半导体管芯形成穿透硅通孔（TSV）。

7.权利要求6的方法，进一步包括在第一半导体管芯的占位面积外在所述薄膜互连结构的第二表面上形成凸点。