[发明专利]场效应晶体管以及制造该场效应晶体管的方法

说明书

技术领域

本发明构思的示例实施方式涉及场效应晶体管以及制造该场效应晶体管的方法，具体地，涉及具有纳米级沟道区的场效应晶体管以及制造该场效应晶体管的方法。

背景技术

用于数字电路的CMOS装置的性能可以取决于沟道开关速度和/或通过栅电极的沟道可控性。对于模拟电路，电流能够因栅电压的相对小的变化而改变。随着二维晶体管的图案尺寸减小，在源极区和漏极区之间的电场强度会显著增大，热载流子效应会增强，和/或来自源极区和漏极区的耗尽区会彼此交叠。由于耗尽区的交叠，会难以利用来自栅电极的电场来控制沟道区的开关。此外，源极区和漏极区周围的耗尽区相对于整个沟道区的耗尽区的尺寸比率会增大。在耗尽区的所述比率相对增大的情况下，沟道长度会减小并且阈值电压会改变。

发明内容

本发明构思的示例实施方式提供一种晶体管，该晶体管具有不均一的截面面积的沟道区。沟道区可以像一维纳米线一样地成形，因此，晶体管能够在电导和电容性能上表现出减小的波动。此外，由于能够改善热载流子效应，所以从该晶体管能够实现稳定的操作性能以及操作性能的改善。

本发明构思的其它示例实施方式提供具有被抑制的热载流子效应和改善或优化的漏电流的晶体管。

根据本发明构思的一些示例实施方式，一种场效应晶体管包括源极区、漏极区、以及在源极区与漏极区之间延伸的沟道区。沟道区的与源极区邻近的第一部分和沟道区的与漏极区邻近的第二部分具有不同的截面面积。

在示例实施方式中，沟道区可以为具有小于约100nm、小于约50nm、或者小于约20nm的尺寸的纳米结构。

在示例实施方式中，沟道区的与源极区邻近的第一部分的截面面积可以小于沟道区的与漏极区邻近的第二部分的截面面积。

在示例实施方式中，沟道区的该第一和第二部分可以分别直接接触源极区和漏极区，使得所述截面面积限定沟道区与源极区和漏极区之间的各接触面积。

在示例实施方式中，沟道区的宽度可以在漏极区与源极区之间连续地减小。

在示例实施方式中，沟道区的宽度可以在漏极区与源极区之间单调地减小。

在示例实施方式中，沟道区可以为碳纳米管。

在示例实施方式中，沟道区可以在平行于基板的上表面的方向上延伸，其中该基板的上表面上包括源极区和漏极区。

在示例实施方式中，沟道区可以在垂直于基板的上表面的方向上延伸，该基板的上表面上包括源极区和漏极区中的至少一个。

在示例实施方式中，沟道区可以包括在源极区和漏极区之间延伸的多个纳米结构。

根据本发明构思的示例实施方式，一种场效应晶体管可以包括漏极区和源极区、连接漏极区与源极区的沟道区、在沟道区的至少一部分上或围绕沟道区的至少一部分的栅电极、以及在沟道区与栅电极之间的栅电介质层。沟道区的与源极区连接的第一部分具有一截面面积，该截面面积小于沟道区的与漏极区连接的第二部分的截面面积。

在示例实施方式中，沟道区具有从漏极区到源极区连续减小的截面面积。

在示例实施方式中，第一部分的直径可以为第二部分的直径的约20%至约40%。

在示例实施方式中，第一部分具有约3nm至约5nm的直径，第二部分具有约12nm至约20nm的直径。

在示例实施方式中，栅电极围绕沟道区并且沟道区穿透或贯穿栅电极。

在示例实施方式中，沟道区具有圆形或椭圆形的截面。

在示例实施方式中，晶体管还可以包括设置在沟道区下面的基板。漏极区和源极区可以在基本上平行于基板的上表面的方向上彼此间隔开。

在示例实施方式中，栅电极在基板和沟道区之间延伸。

在示例实施方式中，晶体管还可以包括设置在沟道区下面的基板。漏极区和源极区可以在基本上垂直于基板的上表面的方向上彼此间隔开。

在示例实施方式中，源极区可以设置在基板的上部中。

在示例实施方式中，所述沟道区可以包括多个沟道区。

根据本发明构思的示例实施方式，一种制造场效应晶体管的方法可以包括在基板上形成漏极区、源极区和沟道区以及在沟道区上顺序地形成栅电介质层和栅电极。沟道区可以形成为具有从漏极区到源极区连续减小的截面面积。

在示例实施方式中，漏极区、源极区和沟道区的形成可以包括在基板上顺序地形成牺牲层和有源层、图案化有源层和牺牲层以形成凹陷区、以及去除牺牲层的通过凹陷区暴露的部分。

在示例实施方式中，所述方法还可以包括对图案化的有源层执行表面处理。