[发明专利]高性能半导体电子器件

权利要求书

1.一种高性能半导体电子器件，包括分布在衬底上的异质结结构和导电电极，所述导电电极包括源极、漏极和栅极，其中，所述异质结结构主要由上、下层异质材料组成，所述上、下层异质材料界面处形成有量子阱限定的二维电子气，其特征在于，

所述半导体电子器件采用台面隔离结构，且除台面以外的区域均不存在缓冲层，而至少所述衬底内对应于所述台面的区域由绝缘或半绝缘材料构成。

2.根据权利要求1所述的高性能半导体电子器件，其特征在于，所述导电电极与台面侧壁之间至少还设有一介质层。

3.根据权利要求1所述的高性能半导体电子器件，其特征在于，所述源极与漏极间隔设置，且均与上层异质材料的上端面接触。

4.根据权利要求3所述的半导体电子器件的结构，其特征在于，所述栅极与上层异质材料形成肖特基接触、MOS接触或MIS接触，所述源极和漏极与上层异质材料形成欧姆接触。

5.根据权利要求1所述的高性能半导体电子器件，其特征在于，所述栅极分布于源极和漏极之间，并且所述栅极与上层异质材料的上端面之间还分布有至少一介质层。

6.根据权利要求1所述的高性能半导体电子器件，其特征在于，所述异质结结构上端面还分布有沟道阵列，所述沟道阵列包括并行排布的两条以上具有纳米级至微米级宽度的沟道，所述沟道的深度大于上层异质材料的厚度，至少其中任一沟道的两端部均分别被栅极和漏极所掩盖， 

并且，所述栅极宽度为Lg，所述栅极与漏极之间的间距为Lgd，其中任一沟道被栅极和漏极覆盖的长度分别为L1和L2，所述沟道阵列的长度为Lch，则，0<L1<Lgd，Lch>Lgd，L2>0。

7.根据权利要求1所述的高性能半导体电子器件，其特征在于，任一沟道均从栅极下方延伸至漏极下方，并且，任一沟道的宽度为1nm~10μm，相邻沟道之间的距离为1nm~10μm。

8.根据权利要求1-7中任一项所述的高性能半导体电子器件，其特征在于，所述半导体电子器件包括GaN 基HEMT、GaAs基HEMT或InP基HEMT。

9.一种异质结场效应晶体管，包括有源区，所述有源区上分布有源极、栅极和漏极，所述有源区主要由上、下层异质材料组成，该上、下层异质材料界面处形成有量子阱限定的二维电子气，其特征在于：

所述异质结场效应晶体管具有台面隔离结构，且除台面以外的区域均不存在缓冲层，同时所述导电电极与台面侧壁之间至少还设有一介质层，而至少所述衬底内对应于所述台面的区域由绝缘或半绝缘材料构成。

10.根据权利要求9所述的异质结场效应晶体管，其特征在于，所述有源区上端面还分布有沟道阵列，所述沟道阵列包括并行排布的两条以上具有纳米级至微米级宽度的沟道，所述沟道的深度大于上层异质材料的厚度，至少其中任一沟道的两端部均分别被栅极和漏极所掩盖， 

其中，所述栅极宽度为Lg，所述栅极与漏极之间的间距为Lgd，其中任一沟道被栅极和漏极覆盖的长度分别为L1和L2，所述沟道阵列的长度为Lch，则，0<L1<Lgd，Lch>Lgd，L2>0。