[发明专利]具有硅通孔内连线的半导体封装及其封装方法

说明书

技术领域

本发明关于一种具有硅通孔内连线的半导体封装及其封装方法，特别关于一种用于具有硅通孔内连线的半导体封装的抑制噪音耦合结构及其封装方法。

背景技术

对于电子工程领域而言，硅通孔(through silicon via，TSV)为完全穿过硅晶圆或硅芯片的一种垂直电性连接物。相较于例如封装上封装(package-on-package)的其他半导体封装，硅通孔利用高性能的制造技术所制成。硅通孔用于制造三维(3D)半导体封装和3D集成电路。相较于其他半导体封装，硅通孔的介层孔插塞的密度实质上大于其他半导体封装，且硅通孔具有较短的连接长度。

现有的硅通孔的绝缘衬垫视为介于硅晶圆和硅通孔插塞之间的一个电容。在高频应用(例如射频(RF)应用)中，现有硅通孔的电感因为上述绝缘衬垫而降低。当高速电路(例如数字电路)在传递讯号时，上述讯号会从上述高速电路耦合至其他的节点，例如模拟电路的硅通孔。因此，会产生噪音耦合效应(noise coupling effect)且噪音耦合效应会干扰其他敏感的电路(例如模拟电路)，因而影响需要高频率速度(high clock rate)和高模拟精确度(high analog precision)的半导体封装的整体性能表现。

因此，在此技术领域中，需要一种用于具有硅通孔内连线的半导体封装的新颖抑制噪音耦合结构，以改善上述缺点。

发明内容

为了解决具有硅通孔内连线的半导体封装的噪音耦合的技术问题，本发明特提供下面的半导体封装及相应的形成方法。

本发明的实施例提供一种具有硅通孔内连线的半导体封装。上述具有硅通孔内连线的半导体封装包括半导体基板；通孔，穿过上述半导体基板；硅通孔内连线，设置于上述通孔内；以及导电层，设置于衬垫于上述通孔的侧壁，且围绕上述硅通孔内连线。

本发明的另一实施例提供一种具有硅通孔内连线的半导体封装。上述具有硅通孔内连线的半导体封装包括半导体基板；硅通孔内连线，设置于上述半导体基板的通孔内；以及导电层，位于上述硅通孔内连线和上述半导体基板之间。

本发明的又一实施例提供一种具有硅通孔内连线的半导体封装的形成方法。上述具有硅通孔内连线的半导体封装的形成方法包括提供半导体基板，其具有前侧和后侧，其中上述半导体基板包括保护环掺杂区，设置于上述半导体基板中，且耦接至接地埠；井区，设置于上述半导体基板中，其中上述保护环掺杂区的边界形成于上述井区内；隔绝区，设置于上述井区上，被上述保护环掺杂区围绕；以及多晶硅图案，设置于上述隔绝区的正上方；从上述半导体基板的上述后侧形成穿过上述半导体基板的部分的第一开口；顺应性形成导电层，衬垫于上述半导体基板的上述后侧及上述第一开口的侧壁和底面；移除形成于上述半导体基板的上述后侧及上述第一开口的上述底面上的上述导电层，直到暴露出上述隔绝区为止，以形成第二开口；顺应性形成绝缘层，衬垫于上述半导体基板的上述后侧及上述第二开口的侧壁和底面；移除形成于上述半导体基板的上述后侧及上述第二开口的上述底面上的上述绝缘层，直到暴露出上述多晶硅图案为止，以形成通孔；以及形成导电介层孔插塞，填入上述通孔，且覆盖上述绝缘层。

本发明所提供的具有硅通孔内连线的半导体封装及相关形成方法，能够将从半导体基板或硅通孔内连线耦合的噪音快速地传递至接地埠(GND)，从而减少噪音耦合效应。

附图说明

图1显示本发明一实施例的具有硅通孔(TSV)内连线的半导体封装的剖面示意图。

图2为图1的放大示意图，其显示本发明一实施例的用于具有硅通孔(TSV)内连线的半导体封装的抑制噪音耦合结构。

图3a-3e显示本发明一实施例的用于具有硅通孔(TSV)内连线的半导体封装的抑制噪音耦合结构的工艺剖面示意图。

图4为图1的一部分的放大示意图，其显示本发明另一实施例的用于具有硅通孔(TSV)内连线的半导体封装的抑制噪音耦合结构。

具体实施方式