[发明专利]具有硅通孔内连线的半导体封装及其封装方法

权利要求书

1.一种具有硅通孔内连线的半导体封装，包括：

半导体基板；

通孔，穿过所述半导体基板；

硅通孔内连线，设置于所述通孔内；以及

导电层，设置于衬垫于所述通孔的侧壁，且围绕所述硅通孔内连线。

2.如权利要求1所述的具有硅通孔内连线的半导体封装，其特征在于，所述硅通孔内连线包括：

导电介层孔插塞，具有分别对齐所述半导体基板的前侧和背侧的两个末端；

绝缘层，围绕所述导电介层孔插塞；以及

导电凸块，设置于所述两个末端的其中一个末端上，其对齐半导体基板的所述背侧。

3.如权利要求2所述的具有硅通孔内连线的半导体封装，其特征在于，所述导电层覆盖所述绝缘层。

4.如权利要求2所述的具有硅通孔内连线的半导体封装，其特征在于，更包括：

保护环掺杂区，设置于所述半导体基板中，围绕所述通孔的所述侧壁，其中所述保护环掺杂区耦接至接地埠。

5.如权利要求4所述的具有硅通孔内连线的半导体封装，其特征在于，所述保护环掺杂区的导电类型与所述半导体基板的导电类型相同。

6.如权利要求4所述的具有硅通孔内连线的半导体封装，其特征在于，所述保护环掺杂区相邻所述导电层。

7.如权利要求4所述的具有硅通孔内连线的半导体封装，其特征在于，更包括：

井区，设置于所述半导体基板中，其中所述保护环掺杂区的边界形成于所述井区内；以及

隔绝区，设置于所述井区上，且介于所述通孔的所述侧壁和所述保护环掺杂区之间。

8.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，所述保护环掺杂区的导电类型不同于所述井区的导电类型。

9.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，所述隔绝区的边界形成于所述井区内。

10.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，所述导电层包括钛、氮化钛、钨或多晶硅。

11.如权利要求4所述的具有硅通孔内连线的半导体封装，其特征在于，更包括多晶硅图案，设置于所述半导体基板的所述前侧上，其中对齐所述半导体基板的所述前侧的所述导电介层孔插塞的所述两个末端的其中另一个末端连接至所述多晶硅图案的底部。

12.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，更包括多晶硅图案，设置于所述隔绝区的正上方，其中对齐所述半导体基板的所述前侧的所述导电介层孔插塞所述两个末端的其中另一个末端连接至所述多晶硅图案的底部。

13.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，所述导电层连接至所述隔绝区的底部。

14.如权利要求7所述的具有硅通孔内连线的半导体封装，其特征在于，所述绝缘层从所述隔绝区的底部形成穿过所述隔绝区的部分。

15.一种具有硅通孔内连线的半导体封装，包括：

半导体基板；

硅通孔内连线，设置于所述半导体基板的通孔内；以及

导电层，位于所述硅通孔内连线和所述半导体基板之间。