[发明专利]一种嵌入式相变化存储器阵列及制造方法

说明书

技术领域

本发明涉及一种嵌入式相变化存储器阵列及制造方法。

背景技术

相变随机存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流和低成本等特性，适合与CMOS工艺结合，用来作为较高密度的独立式或嵌入式的存储器应用。

相变随机存取存储器包括具有相变层的存储节点、连接到该存储节点的晶体管和与晶体管接的PN结二极管。根据施加到其上的电压，相变层从结晶态变成非结晶态，或与此相反。当所施加的电压为设置电压，相变层从非结晶态变成结晶态。当所施加的电压为重置电压，相变层从结晶态转变成非结晶态。

然而，现有技术相变随机存储器制作过程中PN结二极管是由外延硅或选择性外延硅形成，现有技术相变随机存储器的PN结二极管结构，在P型半导体衬底内注入N型离子，形成掩埋N阱；然后，在P型半导体衬底上形成N型外延层；在N型外延层表面掺杂P型离子，形成P型扩散层。

现有技术形成相变随机存储器中的PN结二极管采用外延硅或选择性外延硅作为材料，制造成本昂贵；另外，由于外延硅或选择外延硅的沉积温度高，对衬底表面要求高，使制造PN结二极管的工艺复杂，花费时间长；同时，PN结二极管采用在衬底表面堆叠方式形成，其存在材料品质问题。

相变随机存储器（PRAM）是通过施加不同大小的特殊脉冲，导致相变材料局部区域因不同温度而产生非晶态与晶态。然而，相变材料对温度、加热电流和加热时间非常敏感，该因素都可能导致过度写入状态，从而导致写入数据失效。

同时，改变相变化存储器单元的状态如晶态与非晶态之间的转换，需要外加电流来达到加热的效果，其电流大小与要转换的相变化存储器材料的面积和体积有密切关系。改变相变化存储器单元从设置状态(即结晶态)到重置状态(即非结晶态)所需的电流通常大于从重置状态到设置状态。对于较成熟的半导体工艺如65nm或大于65nm的工艺，改变到重置状态需要很大的电流，因此，要把相变化存储器阵列嵌入到一般的逻辑电路制造工艺如包含数位信号处理器的产品，往往遭遇很大的困难。此外，即使先进的半导体制造工艺如小于或等于45nm工艺，改变相变化存储器单元所需要的大电流仍然是限制相变化存储器广为应用的因素之一。

因此，相对于嵌入式相变化存储器阵列，降低转换相变化存储器单元状态所需要的电流尤为重要。

发明内容

本发明的目的在于提供一种嵌入式相变化存储器阵列及制造方法，其制造工艺简单，且由该方法形成嵌入式相变化存储器阵列，有效降低转换相变化存储器单元状态所需要的电流。

为达成上述目的，本发明的解决方案为：

一种嵌入式相变化存储器阵列制造方法，包括以下步骤：

步骤一，在P型半导体衬底上制作晶体管形成硅晶片，通过隔离槽将晶体管隔离，隔离槽中填满绝缘层，并在晶体管的源极与汲极上设置钨插塞，源极与汲极上的钨插塞通过栅氧化层隔离；

步骤二，在钨插塞、绝缘层及栅氧化层上依次沉积缓冲层和介质层，在介质层上沉积一层光阻层，并在光阻层上对应晶体管汲极位置打开相变化存储器区域；

步骤三，依次将相变化存储器区域的介质层和缓冲层蚀刻，使钨插塞暴露；

步骤四，沉积一层氮化物，填满相变化存储器区域并覆盖在介质层上；

步骤五，执行蚀刻，在相变化存储器区域侧壁形成“斜坡状”第一侧墙，且在钨插塞上形成第一凹槽；

步骤六，沉积一层氮化物，填满相变化存储器区域及第一凹槽；

步骤七，执行蚀刻，在第一侧墙上形成“斜坡状”第二侧墙，且在钨插塞第一凹槽上形成第二凹槽；

步骤八，采用氩气溅镀，将在氩气清洗中被氩离子撞击产生的氮化物和介质层堆积形成第三侧墙，第三侧墙位于第二侧墙上；

步骤九，沉积一层相变化存储器材料，填满变化存储器区域，与钨插塞接触；

步骤十，研磨相变化存储器材料，使相变化存储器材料与介质层齐平；在相变化存储器材料上沉积一层低温氮化物，并在低温氮化物上沉积一层绝缘层；

步骤十一，将对应相变化存储器材料位置的绝缘层蚀刻，同时，将对应晶体管源极位置的绝缘层蚀刻，使低温氮化物暴露，形成金属层区域及金属层接触窗区域；

步骤十二，依次将对应晶体管源极位置的低温氮化物及介质层蚀刻，使缓冲层暴露，形成金属层接触窗区域；

步骤十三，将对应晶体管源极位置的缓冲层蚀刻，同时，将对应相变化存储器材料位置的氮化物蚀刻；

步骤十四，沉积一层金属层，将对应晶体管源极位置的金属层接触窗区域及对应相变化存储器材料位置的金属层区域填满；