[发明专利]存储控制装置、存储装置、信息处理系统及其处理方法

说明书

技术领域

本公开涉及存储控制装置。更具体地，本公开涉及用于非易失性存储器的存储控制装置、采用该存储控制装置的存储装置、采用该存储装置的信息处理系统、为该存储控制装置所提供的处理方法和要由用于实施该方法的计算机所执行的程序。

背景技术

在信息处理系统中，通常，将DRAM（动态随机存取存储器）用作工作存储器。该DRAM通常是易失性存储器。即，当关闭DRAM的电源时，DRAM中存储的数据丢失。然而，近些年来，使用NVM（非易失性存储器）。非易失性存储器被分类为两大类别。第一类是快闪存储器，其允许具有大尺寸的存储单元在对存储器中存储的数据的访问中被用作访问单元。另一方面，第二类是NVRAM（非易失性随机存取存储器），其允许具有小尺寸的存储单元在作为对存储器中存储的数据的随机访问以高速进行的访问中被用作访问单元。快闪存储器的代表是NAND型快闪存储器。另一方面，非易失性随机存取存储器的典型示例是ReRAM（电阻RAM）、PCRAM（相变RAM）和MRAM（磁阻RAM）。

ReRAM是利用可变电阻器件的非易失性存储器。在ReRAM的情况下，不必在数据写入操作之前执行以块为单位擦除数据的操作。即，可以仅直接地向期望的页面内写入数据。在这点上，ReRAM与需要根据作为数据在浮栅中存储的电荷量而存储阈值的NAND型快闪存储器等不同。该可变电阻器件可以用于通过将该器件置于两个状态（即HRS（高电阻状态）和LRS（低电阻状态））之一来存储1比特信息。然而，可变电阻器件具有下述问题：如果具有相同极性的电压连续多次地被施加于可变电阻器件，则该器件的电阻不合需要地改变，扰乱了电阻分布。例如当具有相同极性的电压被施加于可变电阻器件的次数增大时，HRS不合需要地改变为LRS，并且LRS不合需要地改变为HRS。如果可变电阻器件的电阻如上所述改变，则当在具有相同极性的电压之后向该器件施加具有相反极性的电压并且该电压具有正常的幅度时，恐怕不能在该器件中正确地存储数据，或者需要向该器件施加具有大绝对值的电压从而正确地存储数据。为了解决这个问题，提供了一种写入方法，在诸如日本公开专利No.2011-060388的文件中公开。根据该方法，在现有的写入操作中，将已经写入的数据读出并与要写入的数据作比较。然后，根据比较结果，仅写入和/或擦除从已经写入的数据所选择的必要比特。

发明内容

根据如上所述的现有技术，在现有写入操作中，将已经写入的数据读出并与要写入的数据作比较。然后，根据比较结果，仅擦除和/或编程从已经写入的数据所选择的必要比特。以这种方式，不必向该器件连续地施加具有相同极性的电压。然而，如果读出已经写入的数据从而与要写入的数据作比较，并且接着根据比较结果，擦除和/或编程仅从已经写入的数据所选择的必要比特，而不止是作为每个写入操作中的预处理所需的，那么写入操作的速度减小。

期望的是抑制由对于作为写入操作对象的数据区域执行的预处理所引起的写入操作速度减小。

做出本公开以解决通过如上所述的现有技术引起的问题。根据本公开的第一模式，提供了一种存储控制装置，包括：

预处理执行确定块，被配置为确定是否要执行擦除操作和编程操作的任何一个，作为在要对于存储器单元中包括的作为写入操作对象的预定数据区域执行的写入操作中的预处理；

预读处理块，被配置为如果所述确定的结果指示要执行所述预处理，则在所述写入操作之前从所述存储器单元中包括的作为写入操作对象的所述数据区域读出预读数据；以及

比特操作块，被配置为

如果所述确定的结果指示要执行所述预处理，则执行所述预处理，并且将所述擦除和编程操作中不是所述预处理的一个作为后处理来执行，以及

如果所述确定的结果指示不要执行所述预处理，则执行所述后处理，而不执行所述预处理。

另外，根据本公开的第一模式，也提供了一种要由所述存储控制装置采用的处理方法。

因此，如果所述确定的结果指示在对于所述存储器单元的所述写入操作中不需要预处理，则可以省略所述预处理。其结果是，本公开带来了可以在短时间内执行所述写入操作的效果。

另外，根据本公开的第一模式，在所述存储器单元的每一个比特中，可以存储第一值或第二值，并且，所述预处理是用于在所述存储器单元的比特的每一个中设置所述第一值的处理，而所述后处理是用于在所述存储器单元的比特的任何一个中设置所述第二值的处理。