[发明专利]显示装置有效
| 申请号: | 201310049054.2 | 申请日: | 2013-02-07 |
| 公开(公告)号: | CN103247272A | 公开(公告)日: | 2013-08-14 |
| 发明(设计)人: | 大平智秀;时田雅弘;山岸康彦 | 申请(专利权)人: | 株式会社日本显示器东 |
| 主分类号: | G09G3/36 | 分类号: | G09G3/36;G09G3/20 |
| 代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 邸万杰 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 显示装置 | ||
1.一种显示装置,其特征在于,具有:
显示面板,其被分割为多个区域;和
多个时序控制器,其具有对所述显示面板的所述多个区域中的每一个区域从外部独立输入包括显示数据的显示信号、并且输入同步基准信号的同步基准信号输入端子,
所述多个时序控制器具有:
将从外部输入的显示信号中的规定的信号作为所述同步基准信号,从同步基准信号输出端子将其输出的一个主时序控制器;和
所述主时序控制器之外的一个或多个从属时序控制器。
2.如权利要求1所述的显示装置,其特征在于:
所述各时序控制器具备存储器控制部和驱动器控制信号生成部,
所述存储器控制部具备写地址控制部、2端口SRAM和读地址控制部,
所述从外部输入的显示信号包括点时钟,
所述写地址控制部在被输入所述规定的信号时,与所述点时钟同步,将所述从外部输入的显示数据存储在所述2端口SRAM,
所述读地址控制部,在所述同步基准信号被输入到所述同步基准信号输入端子后,与所述点时钟同步,从所述2端口SRAM读出所述显示数据,并且输出到所述驱动器控制信号生成部。
3.如权利要求2所述的显示装置,其特征在于:
所述读地址控制部,从所述同步基准信号被输入到所述同步基准信号输入端子的时刻起经过了规定的偏移期间后,与所述点时钟同步,从所述2端口SRAM读出所述显示数据。
4.如权利要求3所述的显示装置,其特征在于:
所述偏移期间是预先设定的。
5.如权利要求3所述的显示装置,其特征在于:
令N为1以上的整数时,所述偏移期间为从外部输入到所述主时序控制器的所述点时钟的N个的周期。
6.如权利要求5所述的显示装置,其特征在于:
所述2端口SRAM的位宽为所述显示数据的位宽,
所述2端口SRAM的字数为所述N的2倍以上。
7.如权利要求2所述的显示装置,其特征在于:
所述读地址控制部伴随从所述2端口SRAM进行的所述显示数据的读出,生成内部显示时序信号,将其输出到所述驱动器控制信号生成部。
8.如权利要求7所述的显示装置,其特征在于:
所述驱动器控制信号生成部生成显示数据锁存用时钟、输出时序用时钟、帧开始指示信号和移位时钟。
9.如权利要求8所述的显示装置,其特征在于:
所述显示面板具有多个漏极驱动器和至少一个栅极驱动器,
所述多个时序控制器中的各个时序控制器的所述驱动器控制信号生成部,将所述显示数据、所述显示数据锁存用时钟和所述输出时序用时钟,输出到对所述显示面板的多个区域中对应于自身时序控制器的区域进行驱动的漏极驱动器,
所述主时序控制器的所述驱动器控制信号生成部,将所述帧开始指示信号、所述移位时钟输出到至少一个所述栅极驱动器。
10.如权利要求1所述的显示装置,其特征在于:
所述从外部输入的显示信号包括点时钟和水平同步信号,
所述从外部输入的显示信号中的规定的信号为所述水平同步信号。
11.如权利要求1所述的显示装置,其特征在于:
所述从外部输入的显示信号包括点时钟和显示时序信号,
所述从外部输入的显示信号的规定的信号为显示时序信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日本显示器东,未经株式会社日本显示器东许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310049054.2/1.html,转载请声明来源钻瓜专利网。





