[发明专利]用于半导体应用的具有内建光学邻近校正的虚填充形状的近邻修整

说明书

技术领域

本发明涉及半导体结构及其制造方法并且，更具体地，涉及用于半导体应用的具有内建光学邻近校正（OPC）的虚填充形状的近邻修整。

背景技术

在半导体应用中，虚填充形状可以包括在半导体设计中以提高设计内形状的均匀性。在半导体设计中，多数设计特征可以包括虚填充形状。均匀的局部形状和密度促进了诸如化学机械抛光（CMP）的制造工艺。为了能够稳健（robust）光刻渲染（rendering），在形状被重现在光刻掩模上并且被印刷在晶片上的光致抗蚀剂中之前，小的虚形状要求用于光学邻近校正（OPC）和光学规则检查（ORC）的处理。

对于先进的半导体技术，如果周期性（即，特征的宽度加特征之间的间隔）要求半导体设计的虚填充形状小于和/或者类似于用于其它设计特征的栅距，当在光刻掩模上的对应特征包括简单的期望或“目标”形状时，在光致抗蚀剂中虚形状不能被稳健地渲染。例如，与其它形状隔离（例如，被分离）的形状倾向于与互相嵌套或者半嵌套（例如，近邻放置）的形状不同地印刷（例如，尺寸更小）。此效应可以通过OPC操作抵消，该OPC操作使用半导体构图中的光学效应的复杂的数学模型并向虚填充形状施加校正，以便“校正”的形状被渲染为接近在半导体晶片上的光致抗蚀剂中的期望的（目标）尺寸。在先进的半导体技术中的小设计形状对OPC的需求很普遍。然而，OPC耗时并且执行昂贵。虽然OPC对于构成半导体设计中的功能电路的设计特征是不可避免的代价，但是对于虚填充形状而言却是不期望的负担。

因此，技术上存在克服上述缺点和限制的需要。

发明内容

在本发明的第一方面中，一种方法包括：将一个或多个孔形状添加到包括多个设计形状的半导体设计布局上；以及修整由所述一个或多个孔形状覆盖的所述多个设计形状的邻近设计形状。

在本发明的另一方面中，一种用于半导体应用的用于产生具有内建光学邻近校正（OPC）的虚填充形状的功能设计模块的计算机辅助设计系统中的方法，所述方法包括：产生多个设计形状的功能表示。所述方法包括产生一个或多个孔形状的功能表示，所述一个或多个孔形状部分或完全覆盖和修整所述多个设计形状中的邻近设计形状。

在本发明的又一方面中，一种计算机程序产品包括体现为存储介质的计算机可用存储介质，其具有可读程序代码。计算机程序产品包括至少一部件，其操作为在半导体设计或者测试布局的第一区域中放置至少一组设计形状。所述至少一个部件还操作为在半导体设计或者测试布局的第二区域中放置多组设计形状，所述多组设计形状是互相嵌套和半嵌套的，并且所述第一区域与所述第二区域隔离。所述至少一个部件还操作为将一个或多个孔形状添加到虚填充单元基元以便所述一个或多个孔形状部分或者完全覆盖邻近虚填充单元基元中的形状。所述至少一个部件还操作为输出并且保存所述虚填充单元基元，以及在不同半导体设计中使用所述虚填充单元基元。

在本发明的另一方面中，一种制造半导体掩模的方法，包括：在包括第一虚填充单元基元的多个实例（instance）的半导体设计布局中，用包括虚填充目标形状和一个或多个孔形状的第二虚填充单元基元替换包括所述虚填充目标形状的所述第一虚填充单元基元，以便所述一个或多个孔形状部分或完全覆盖所述多个实例中的邻近的实例。所述方法还包括基于所述一个或多个孔形状的修整效果将所述多个实例印刷到所述半导体掩模上。

在本发明的又一方面，一种制造多个半导体产品的方法，包括：将一个或多个虚填充单元基元添加到多个半导体设计布局中，所述多个半导体设计布局中的每一个包括多个虚填充单元基元，并且所述一个或多个虚填充单元基元包括完全或者部分地覆盖所述多个虚填充单元基元中的邻近虚填充单元基元的一个或多个孔形状。所述方法还包括将所述多个半导体设计布局印刷到多个半导体掩模上；以及基于所述多个半导体掩模制造所述多个半导体产品。

在本发明的另一个方面中，提供了一种设计结构，其被有形物化在机器可读存储介质中用于设计、制造或者测试集成电路。所述设计结构包括本发明的设计结构。在另一个实施例中，在机器可读数据存储介质上编码的硬件描述语言（HDL）设计结构包括当在计算机辅助设计系统中处理时产生本发明的结构的机器可执行表示的元件。在又一实施例中，提供了一种计算机辅助设计系统中的方法用于产生本发明的结构的功能设计模型。所述方法包括产生本发明的结构的结构元件的功能表示。

附图说明

参考本发明的示范性实施例的非限制性实例的标注的多个附图，在随后详细描述中描述了本发明。