[发明专利]用于检测集成电路的劣化的监视系统

权利要求书

1.一种用于检测半导体电路的应力劣化的系统，该系统包括:

主半导体电路，其具有多个监视节点；

放大器电路，其具有至少一个放大器输出端子和至少一个劣化测试晶体管；以及

多个复用器，每一复用器具有耦接到所述劣化测试晶体管的相应电极的输出端，并且每一所述复用器具有耦接到所述监视节点中的一个监视节点以及所述放大器电路的相应节点的输入端，

其中在操作中，所述复用器选择性地将所述劣化测试晶体管插入到所述主半导体电路或所述放大器电路中，从而使得在被插入到所述主半导体电路中时所述劣化测试晶体管经受所述主半导体电路中的应力劣化电压，以及在被插入到所述放大器电路中时所述输出端子处的输出信号表示所述主半导体电路的应力劣化，

其中所述放大器电路包括差分放大器电路，并且所述劣化测试晶体管形成所述差分放大器的第一分支的一部分，并且所述差分放大器的第二分支的一部分由参考晶体管形成。

2.如权利要求1所述的用于检测半导体电路的应力劣化的系统，其中所述差分放大器是多个级联的差分放大器中的一个，所述差分放大器中的每一个包括所述劣化测试晶体管和所述参考晶体管。

3.如权利要求1所述的用于检测半导体电路的应力劣化的系统，其中存在多个开关，在操作中，在所述劣化测试晶体管被插入到所述主半导体电路中时，所述开关选择性地将每一个所述参考晶体管与所述放大器电路隔离。

4.如权利要求1所述的用于检测半导体电路的应力劣化的系统，其中，在操作中，在所述劣化测试晶体管被插入到所述主半导体电路中时，跨每一个所述参考晶体管的电源电压被降低。

5.如权利要求2所述的用于检测半导体电路的应力劣化的系统，其中所述至少一个放大器输出端子包括所述级联的差分放大器的差分输出节点。

6.如权利要求1所述的用于检测半导体电路的应力劣化的系统，还包括处理器，所述处理器用于提供控制信号，所述控制信号用于控制何时将所述劣化测试晶体管插入到所述主半导体电路中，并且其中所述处理器的输入端被耦接到所述输出端子。

7.如权利要求1所述的用于检测半导体电路的应力劣化的系统，其中所述主半导体电路和所述放大器电路的至少一部分形成在单个半导体衬底上，其中所述监视节点是晶体管的栅电极、漏电极和源电极，并且其中所述监视节点经由单位增益缓冲器耦接到所述放大器电路。