[发明专利]用于具有自对准源极和栅极的氮化镓垂直JFET的方法和系统

说明书

相关申请的交叉引用

下面的常规美国专利申请通过引用并入本申请中用于所有目的：

·2011年8月4日提交的题为“METHOD AND SYSTEM FOR GAN VERTICAL JFET UTILIZING A REGROWN GATE”的第13/198655号申请，以及

·2011年8月4日提交的题为“METHOD AND SYSTEM FOR A GAN VERTICAL JFET UTILIZING A REGROWN CHANNEL”的第13/198659号申请。

背景技术

功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以改变电能的形式，例如，从AC到DC，从一个电压电平到另一电压电平，或者以一些其他方式。这样的器件可以在宽范围的功率电平内操作，从移动器件中的几毫瓦至高压输电系统中的几百兆瓦。尽管在功率电子器件中取得了进展，但是在本领域中还对改进的电子系统和操作该改进的电子系统的方法存在需求。

发明内容

本发明一般性涉及电子器件。更具体地，本发明涉及使用自对准技术形成垂直结型场效应晶体管(JFET)。仅通过示例的方式，本发明已经应用于使用氮化镓(GaN)基外延层制造垂直JFET的方法及系统。该方法和技术可以应用于包括n沟道垂直JFET和p沟道垂直JFET的各种化合物半导体系统，所述化合物半导体系统可以提供常断或常通功能性。

根据本发明的一个实施方案，提供了一种用于制造垂直JFET的方法。该方法包括：提供第一导电类型的第III族氮化物衬底；形成耦接到第III族氮化物衬底的第一导电类型的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第一导电类型的第二第III族氮化物外延层。该方法还包括：形成耦接到第二第III族氮化物外延层的第一掩模层；以及去除第一掩模层和第二第III族氮化物外延层的至少一部分以露出第二第III族氮化物外延层的垂直侧壁和第一第III族氮化物外延层的水平表面。该方法还包括：形成耦接到第二第III族氮化物外延层的垂直侧壁和第一第III族氮化物外延层的水平表面的隔离物(spacer)；以及去除第一第III族氮化物外延层的至少一部分以形成垂直JFET的沟道区，其中隔离物被用作蚀刻掩模。

根据本发明的另一实施方案，提供了一种半导体器件。该半导体器件包括：第III族氮化物衬底；耦接到第III族氮化物衬底并且具有台面的第一第III族氮化物外延层；以及耦接到台面的顶表面的第二第III族氮化物外延层。该半导体器件还包括：耦接到台面的侧表面的第III族氮化物栅极结构；以及配置成提供第二第III族氮化物外延层与第III族氮化物栅极结构之间电绝缘的隔离物。

根据本发明的又一实施方案，提供了一种用于制造垂直JFET的方法。该方法包括：提供第III族氮化物衬底；形成具有耦接到第III族氮化物衬底的第一表面和与第一表面基本相反的第二表面的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第二表面的第二第III族氮化物外延层。该方法还包括去除第二第III族氮化物外延层和第一第III族氮化物外延层的至少一部分以形成沟槽。该沟槽具有相对于垂直第二表面的维度以一定的角度设置的至少一个侧壁。该方法还包括：形成耦接到至少一个侧壁的绝缘层；去除绝缘层的一部分以露出至少一个侧壁的一部分；以及形成耦接到至少一个侧壁的一部分的第III族氮化物栅极结构使得绝缘层的一部分设置在第III族氮化物栅极结构与第二第III族氮化物外延层之间。

通过本发明的方法实现了优于常规技术的许多益处。例如，本发明的实施方案使得能够利用可减少光刻和去除(例如，蚀刻)步骤的量的自对准技术，还有助于确保源极和栅极的准确定位。另外，本发明的实施方案提供了垂直JFET的源极与栅极之间的绝缘，有助于减少漏电流并且总体上使得性能能够更好。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行更详细地描述。

附图说明

图1至图9为示出根据本发明的一个实施方案的制造垂直结型场效应晶体管(JFET)的简化横截面图；

图10A至图10B为示出根据一个实施方案的制造具有自对准源极和栅极的垂直JFET的方法的简化流程图；

图11至图14为示出根据本发明的另一实施方案的制造垂直结型JFET的简化横截面图；以及

图15为示出根据本发明的另一实施方案的制造具有氧化物隔离物的垂直JFET的方法的简化流程图。