[发明专利]元件基板的制造方法

权利要求书

1.一种元件基板的制造方法，进行如下工序：

配线形成工序，在基板上，以跨越上述基板中的第1区域和与上述第1区域的外侧相邻的第2区域的形式形成多个第1配线，

以跨越上述第2区域和与上述第1区域的外侧相邻且与上述第2区域相邻的第3区域的形式形成多个第1检查配线，

在上述第2区域形成连接上述第1配线和上述第1检查配线的多个第1配线连接部，

以跨越上述第1区域和上述第3区域的形式形成第2配线，

在上述第3区域分别形成第2检查配线以及连接上述第2配线和上述第2检查配线的第2配线连接部；

检查工序，对多个上述第1检查配线和上述第2检查配线输入检查信号，由此分别检查多个上述第1配线和上述第2配线；以及

除去工序，在上述第2区域和上述第3区域中至少除去上述第1检查配线和上述第2检查配线的至少一部分，由此使上述第1配线和上述第1检查配线以及上述第2配线和上述第2检查配线分别为非连接状态。

2.根据权利要求1所述的元件基板的制造方法，

在上述配线形成工序中，用相同的材料且在同一层形成多个上述第1检查配线，而用与上述第1检查配线不同的材料并且在与上述第1检查配线隔着绝缘层而不同的层形成上述第2检查配线。

3.根据权利要求2所述的元件基板的制造方法，

在上述配线形成工序中，

用与上述第2检查配线相同的材料且在上述第2检查配线的同一层形成多个上述第1配线和上述第2配线，

在上述绝缘层中的与上述第1配线或者上述第1检查配线重叠的位置形成开口部，

以覆盖上述开口部的形式形成上述第1配线连接部，上述第1配线连接部连接作为不同的层的上述第1配线和上述第1检查配线。

4.根据权利要求3所述的元件基板的制造方法，

在上述配线形成工序中，形成像素电极，并且用与上述像素电极相同的材料且在上述像素电极的同一层形成上述第1配线连接部。

5.根据权利要求1至权利要求4中的任一项所述的元件基板的制造方法，

在上述配线形成工序中，形成与多个上述第1检查配线和上述第2检查配线连接的ESD保护电路。

6.根据权利要求5所述的元件基板的制造方法，

在上述配线形成工序中，形成晶体管作为上述ESD保护电路，上述晶体管将多个上述第1检查配线彼此连接并将上述第1检查配线和上述第2检查配线连接，并且上述晶体管的阈值电压与在上述检查工序中输入上述第1检查配线和上述第2检查配线的上述检查信号的电压值相比较高。

7.根据权利要求1至权利要求6中的任一项所述的元件基板的制造方法，

在上述配线形成工序中，至少形成一对与上述第2区域的外端平行的第1检查配线作为多个上述第1检查配线，并且形成多个上述第1配线连接部，上述第1配线连接部配置在与上述第2区域的外端平行的上述至少一对第1检查配线之间，并且沿着其延伸方向排列。

8.根据权利要求1至6中的任一项所述的元件基板的制造方法，

在上述配线形成工序中，至少形成一对与上述第2区域的外端平行的第1检查配线作为多个上述第1检查配线，并且在夹着与上述第2区域的外端平行的至少一对上述第1检查配线中的任一个的位置形成多个上述第1配线连接部。

9.一种元件基板的制造方法，进行如下工序：

配线形成工序，在基板上，以跨越上述基板中的非除去区域和与上述非除去区域的外侧相邻的第1除去区域的形式形成配线，

以跨越上述第1除去区域和与上述非除去区域的外侧相邻且与上述第1除去区域相邻的第2除去区域的形式形成检查配线，

在上述第1除去区域形成连接上述配线和上述检查配线的配线连接部，

以跨越上述非除去区域和上述第2除去区域的形式形成与上述检查配线连接的检查输入部；

检查工序，对上述检查输入部输入检查信号，由此通过上述检查配线检查上述配线；以及

除去工序，在上述第1除去区域和上述第2除去区域中至少除去上述检查配线的至少一部分和上述配线连接部，由此使上述配线和上述检查配线为非连接状态，并且除去上述检查输入部的一部分。