[发明专利]用于高k/金属栅工艺流程的自对准接触

说明书

技术领域

本公开涉及一种半导体结构及其制造方法。更具体地，本公开涉及一种包括具有自对准接触的至少一个高电介质常数（k）/金属栅堆叠的半导体结构以及制造这种结构的方法。

背景技术

随着半导体器件在每代半导体技术中缩小，形成至场效应晶体管的源极区域和漏极区域的接触结构变得具有挑战性，因为这种接触结构不仅需要向源极区域和漏极区域提供可靠的电接触，还需要避免与诸如场效应晶体管的栅极电极的其它部件之间的电短路。由于用于各向异性蚀刻工艺的蚀刻化学性质保持相同，而电介质栅极间隔物的横向尺寸随着半导体器件的缩放而缩小，在光刻工艺期间引起使得场效应晶体管的源极/漏极区域与栅极导体电短路的接触结构的形成的重叠变化的可能性在每个时代中增加。

但是，至源极和漏极区域的接触结构必须避免至栅极导体的电短路以便提供功能的场效应晶体管。因此，场效应晶体管的源极/漏极区域与栅极导体电短路的可能性对于产品良率和可靠性目的具有重大意义。

发明内容

本申请中公开了一种包括自对准接触的半导体结构。半导体结构包括半导体衬底，该半导体衬底具有位于半导体衬底的表面上的多个栅极堆叠。每个栅极堆叠从底部至顶部包括高k栅极电介质层、功函数金属层以及导电金属。在一个实施例中，高k栅极电介质层和功函数金属层均是U型的。间隔物位于每个栅极堆叠的侧壁上，并且自对准电介质衬垫存在于每个间隔物的上表面上。每个自对准电介质衬垫的底表面存在于半导体金属合金的上表面上。接触金属位于相邻栅极堆叠之间并且通过自对准电介质衬垫与每个栅极堆叠分隔开。结构也包括另一接触金属，该接触金属具有位于接触金属的上表面上并且与其直接接触的一部分，以及位于一个栅极堆叠的导电金属上并且与其直接接触的另一部分。

本公开也提供了一种形成这种半导体结构的方法。方法包括提供包括位于半导体衬底的表面上的多个栅极堆叠的结构。每个栅极堆叠包括位于其竖直侧壁上的间隔物，并且金属半导体合金层位于相邻栅极堆叠之间的半导体衬底的暴露的表面上。在每个栅极堆叠、间隔物和金属半导体合金层的暴露的表面上形成自对准电介质衬垫。随后形成具有用凹陷的接触金属部分填充的接触开口的平坦化的电介质材料。在该步骤期间，从接触开口内的水平表面去除自对准电介质衬垫的一部分。形成另一接触金属，该接触金属具有位于凹陷的接触金属的上表面上并且与其直接接触的第一部分，以及位于一个栅极堆叠的导电金属上并且与其直接接触的第二部分。

附图说明

图1是描绘可以在本公开一个实施例中采用的包括位于半导体衬底上表面上的牺牲材料堆叠的初始结构的示意图（通过截面图）。

图2是描绘在图案化牺牲材料堆叠、在所形成的每个图案化的牺牲材料堆叠的侧壁上形成间隔物、以及在半导体衬底的暴露的上表面上形成金属半导体合金之后图1的初始结构的示意图（通过截面图）。

图3是描绘在图案化的牺牲材料堆叠、间隔物和金属半导体合金的暴露的表面上形成自对准电介质衬垫之后图2的结构的示意图（通过截面图）。

图4是描绘在结构上形成平坦化电介质材料层之后图3的结构的示意图（通过截面图）。

图5是描绘在形成穿过平坦化电介质材料层的接触开口、从在接触开口内暴露的所有水平表面去除自对准电介质衬垫、并且采用接触金属填充接触开口之后图4的结构的示意图（通过截面图）。

图6是描绘在执行停止于每个图案化的牺牲材料堆叠的上表面上的平坦化工艺之后图5的结构的示意图（通过截面图）。

图7是描绘在平坦化电介质材料层的上表面之下凹陷接触金属的上部分之后图6的结构的示意图（通过截面图）。

图8是描绘在至少在凹陷的接触金属顶部上形成氧化物之后图7的结构的示意图（通过截面图）。

图9是描绘在执行另一平坦化步骤之后图8的结构的示意图（通过截面图）。

图10是描述了在从半导体结构顶部上去除每个图案化的牺牲材料堆叠之后图9的结构的示意图（通过截面图）。

图11是描绘在之前由每个图案化的牺牲材料堆叠占据的区域内形成包括高k栅极电介质层、功函数金属层和导电金属层的金属栅极堆叠并且平坦化之后图10的结构的示意图（通过截面图）。

图12是描绘在凹陷金属栅极堆叠之后图11的结构的示意图（通过截面图）。

图13是描绘在硬掩模沉积并且平坦化之后图12的结构的示意图（通过截面图）。

图14是描绘在硬掩模顶部上形成具有栅极开口的图案化的光刻胶之后图13的结构的示意图（通过截面图）。