[实用新型]栅极驱动电路、阵列基板和显示装置

权利要求书

1.一种栅极驱动电路，包括多个级联的移位寄存器，其特征在于， 

所述移位寄存器的输出端还与两个薄膜晶体管相连，其中，两个所述薄膜晶体管的源极均与所述移位寄存器的输出端相连，其漏极均与低压信号线VSS相连，其栅极分别连接到不同的控制线，以保证所述移动寄存器的输出低电平的时间内至少有一个所述薄膜晶体管导通。 

2.根据权利要求1所述的栅极驱动电路，其特征在于， 

除第一个移位寄存器和最后一个移位寄存器外，其余每个移位寄存器的输出端均和与其相邻下一个移位寄存器的输入端以及与其相邻的上一个移位寄存器的复位信号输入端连接，第一个移位寄存器的输出端与第二个移位寄存器的输入端连接，最后一个移位寄存器的输出端和与其相邻的上一个移位寄存器的复位信号输入端以及自身的复位信号输入端连接； 

第一个移位寄存器的输入端输入帧起始信号； 

第奇数个移位寄存器的第一时钟信号输入端输入第一时钟信号，第二时钟信号输入端输入第二时钟信号，第偶数个移位寄存器的第一时钟信号输入端输入第二时钟信号，第二时钟信号输入端输入第一时钟信号； 

每个移位寄存器的低电压信号输入端输入低电压信号。 

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述级联的移位寄存器，分为两组，其中， 

第一组级联的移位寄存器，其中的每一级移位寄存器与一奇数行栅线相连， 

第二组级联的移位寄存器，其中的每一级移位寄存器与一偶数行栅线相连； 

所述控制线包括： 

分别与第一组中相邻两级的移位寄存器相连的第一控制线和第三控制线， 

分别与第二组中相邻两级的移位寄存器相连的第二控制线和第四控 制线； 

每一组的每一级移位寄存器的输出端还与两个薄膜晶体管相连，其中，两个所述薄膜晶体管的源极均与所述移位寄存器的输出端相连，漏极均与低压信号线VSS相连，当所述移位寄存器归属于第一组时，两个所述薄膜晶体管的栅极分别连接所述第二控制线和第四控制线，当所述移位寄存器归属于第二组时，两个所述薄膜晶体管的栅极分别连接所述第一控制线和第三控制线。 

4.根据权利要求1-3任一项所述的栅极驱动电路，其特征在于， 

每一级移位寄存器的输出端，通过与所述移位寄存器相连的栅线，与所述两个薄膜晶体管相连； 

所述栅线的一端与所述移位寄存器的输出端相连，另一端与所述两个薄膜晶体管相连。 

5.根据权利要求1所述的栅极驱动电路，其特征在于， 

所述两个薄膜晶体管均为金属氧化物半导体场效应管。 

6.一种阵列基板，其特征在于，设置有权利要求1或2所述的栅极驱动电路。 

7.一种阵列基板，其特征在于，设置有权利要求3-5任一项所述的栅极驱动电路。 

8.根据权利要求7所述的阵列基板，其特征在于， 

所述第一组级联的移位寄存器和第二组级联的移位寄存器分别位于所述阵列基板上相对两侧的边缘。 

9.根据权利要求8所述的阵列基板，其特征在于， 

与所述第一组级联的移位寄存器中的任一移位寄存器相连的所述两个薄膜晶体管，位于所述阵列基板上与所述第一组级联的移位寄存器相对的另一侧的边缘，且， 

与所述第二组级联的移位寄存器中的任一移位寄存器相连的所述两个薄膜晶体管，位于所述阵列基板上与所述第二组级联的移位寄存器相 对的另一侧的边缘。 

10.根据权利要求9所述的阵列基板，其特征在于， 

每一组的每一级移位寄存器的输出端，通过与所述移位寄存器相连的栅线，与位于相对侧的两个所述薄膜晶体管相连。 

11.一种显示装置，其特征在于，设置有权利要求6-10任一项所述的阵列基板。