[实用新型]一种MCR控制器用双CPU稳定复位装置

说明书

技术领域

本实用新型涉及磁控电抗器(magnetic control reactor，简称MCR)控制技术领域，具体地，涉及一种MCR控制器用双CPU稳定复位装置。

背景技术

在现有技术中，MCR的双CPU(DSP和ARM处理器)控制系统的软件问题，没有得到很好的解决。

例如，当CPU的程序陷入死循环后，一般情况是采用整个系统断电复位功能，这样对MCR的控制器硬件电路造成了一定的损害。若程序陷入死循环后没有快速的解决，在这种高压系统中可能造成无法预计的损失。

在实现本实用新型的过程中，发明人发现现有技术中至少存在可靠性低、安全性差和损失大等缺陷。

发明内容

本实用新型的目的在于，针对上述问题，提出一种MCR控制器用双CPU稳定复位装置，以实现可靠性高、安全性好和损失小的优点。

为实现上述目的，本实用新型采用的技术方案是：一种MCR控制器用双CPU稳定复位装置，包括双CPU控制单元，与所述双CPU控制单元连接的复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，以及分别与所述双CPU控制单元和CPLD连接的看门狗定时器。

进一步地，所述双CPU控制单元，包括彼此相连、且分别与CPLD和看门狗定时器连接的数字信号处理(Digital Signal Processing，简称DSP)和ARM(Advanced RISC Machines)处理器。

进一步地，所述看门狗定时器，为安装在所述双CPU控制单元的主控板上的看门狗定时器。

本实用新型各实施例的MCR控制器用双CPU稳定复位装置，由于包括双CPU控制单元，与双CPU控制单元连接的CPLD，以及分别与双CPU控制单元和CPLD连接的看门狗定时器；可以解决了双CPU控制单元软件“跑飞”问题，能够使控制器的安全达到一个更高的程度，使MCR运行正常，安全可靠；从而可以克服现有技术中可靠性低、安全性差和损失大的缺陷，以实现可靠性高、安全性好和损失小的优点。

本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：

图1为看门狗定时器的复位原理示意图；

图2为本实用新型MCR控制器用双CPU稳定复位装置的工作原理(即双CPU复位原理)示意图。

具体实施方式

以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

根据本实用新型实施例，提供了一种MCR控制器用双CPU稳定复位装置。如图1和图2所示，本实施例包括双CPU控制单元，与双CPU控制单元连接的CPLD，以及分别与双CPU控制单元和CPLD连接的看门狗定时器。

具体地，上述双CPU控制单元，包括彼此相连、且分别与CPLD和看门狗定时器连接的DSP和ARM处理器。该看门狗定时器，为安装在双CPU控制单元的主控板上的看门狗定时器。

上述实施例的MCR控制器用双CPU稳定复位装置，应用在MCR控制器中，解决了双CPU控制单元软件“跑飞”问题，能够使控制器的安全达到一个更高的程度，使MCR运行正常，安全可靠。

在上述实施例中，MCR控制器主要包括信息采集、信息输出和显示屏控制几部分，DSP和ARM处理器均分布在主控板上，两个CPU(即DSP和ARM处理器)是通过HPI总线及I/O口进行数据通信及控制信息交换。其中，DSP通过CPLD扩展控制，对数据的接收和发送进行处理；ARM处理器通过HPI接口接收DSP处理过的数据，将数据发送到显示屏上或将用户指令传送到DSP上进行处理。