[实用新型]一种基于FPGA的平板显示驱动装置

权利要求书

1.一种基于FPGA的平板显示驱动装置，其特征在于包括核心控制模块（1）、主控核心处理单元（2）、锁相环IP核模块（3）、时钟基准模块（4）、存储器IP核模块（5）、存储模块（6）、时序生成模块（7）、显示屏（8）、SD卡控制模块（9）、SD卡模块（10），

所述核心控制模块（1）分别与主控核心处理单元（2）、存储器IP核模块（5）、SD卡控制模块（9）连接；所述锁相环IP核模块（3）的输出端与时钟基准模块（4）的输入端连接；所述时钟基准模块（4）的输出端分别与核心控制模块（1）、存储器IP核模块（5）、时序生成模块（7）、显示屏（8）、SD卡控制模块（9）的输入端连接；所述存储器IP核模块（5）与存储模块（6）连接；所述存储器IP核模块（5）、时序生成模块（7）的输出端均与显示屏（8）的输入端连接；所述SD卡控制模块（9）的输出端与SD卡模块（10）的输入端连接。

2.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述核心控制模块（1）通过主控制器接口模块与主控核心处理单元（2）连接，所述主控制器接口模块为处理异步时序逻辑的模块。

3.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述存储器IP核模块（5）包括输出FIFO IP核模块、AMBA总线AHB-Lite IP核模块、SDRAM控制IP核模块、PSRAM控制IP核模块；

所述输出FIFO IP核模块的输入端与核心控制模块（1）的输出端连接；

所述AMBA总线AHB-Lite IP核模块与核心控制模块（1）连接，所述时钟基准模块（4）的输出端分别与SDRAM控制IP核模块、PSRAM控制IP核模块的输入端连接，AMBA总线AHB-Lite IP核模块分别与SDRAM控制IP核模块、PSRAM控制IP核模块连接，SDRAM控制IP核模块、PSRAM控制IP核模块分别与存储模块（6）连接；

所述输出FIFO IP核模块的输出端与显示屏（8）的输入端连接。

4.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述SD控制模块（9）包括SPI IP核模块、输入FIFO IP核模块、SD卡控制状态机模块，所述输入FIFO IP核模块的输出端与核心控制模块（1）的输入端连接；所述时钟基准模块（4）的输出端分别与SPI IP核模块、输入FIFO IP核模块、SD卡控制状态机模块的输入端连接，SD卡控制状态机模块分别与SPI IP核模块、输入FIFO IP核模块连接，SPI IP核模块与SD卡模块（10）连接。

5.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述时钟基准模块（4）为异步时钟驱动模块。

6.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述时序生成模块（7）为时序控制信号的模块。

7.根据权利要求1所述基于FPGA的平板显示驱动装置，其特征在于所述输出FIFO IP核模块、AMBA总线AHB-Lite IP核模块、SDRAM控制IP核模块、PSRAM控制IP核模块、SPI IP核模块、输入FIFO IP核模块为经过工业级验证的IP核模块。