[发明专利]实时取样装置及其方法

说明书

技术领域

本揭露涉及一种实时取样装置及其方法，尤指一种应用于数字服务控制系统的实时取样装置及其方法。

背景技术

近年来嵌入式系统蓬勃发展，许多控制系统皆采用嵌入式系统架构，借助其强大运算能力来实现数字控制于高阶服务系统。

一般而言，复杂的高阶算法大多可通过软件来实现，而对真实系统进行数字化时，系统取样时间精确度为数字控制正确性的关键因素，使用者可选择适合的软硬件来建构嵌入式控制系统(如:快速中断的处理器减少硬件延迟、强实时操作系统减少软件延迟…)，以期系统可精确的周期取样回授值，并于周期结束前完成控制算法运算并送出结果。故实现数字服务控制前，会先依系统频宽来进行系统实时性评估，以确保系统符合数字控制需求。

于通过软件实现高阶算法数字控制系统时，除了注意系统运算能力是否足够外，还需确认系统实时性，确保系统可满足数字化的固定周期取样条件。在这些条件限制下，一般的嵌入式服务器控制系统大多应用于低频宽且计算较简单的控制，对于高频宽且计算较复杂的控制，往往会因系统实时性能不足，而使控制结果不如预期。

发明内容

本揭露的主要目的在于提供一种实时取样装置及其方法，可应用于数字控制系统以对受控体实时取样。

本揭露的实时取样装置，其耦接于一处理单元，该实时取样装置包括：定时器，用以输出一中断讯号；第一缓存器，其自外部接收第一输入讯号，以由该第一缓存器对该第一输入讯号执行处理以产生第一处理数据；第二缓存器，其耦接于该第一缓存器及该定时器，以于接收到该定时器所发出的该中断讯号时，自该第一缓存器提取该第一处理数据，且该处理单元于接收到该定时器所发出的该中断讯号时，自该第二缓存器提取该第一处理数据并执行计算以产生第一处理数据计算值；第三缓存器，其耦接于该处理单元，以接收并暂存该处理单元所产生的第一处理数据计算值；以及触发输出器，其耦接于该第三缓存器及该定时器，以于接收到该定时器所发出的该中断讯号时，将该第三缓存器中的第一处理数据计算值输出。

本揭露又提供一种实时取样方法，其包括以下步骤：1)令第一缓存器接收第一输入讯号，以由该第一缓存器对该第一输入讯号执行处理以产生第一处理数据；2)令第二缓存器于接收到一中断讯号时，自该第一缓存器提取该第一处理数据，且令处理单元于接收到该中断讯号时，自该第二缓存器提取该第一处理数据并执行计算以产生第一处理数据计算值，再将该第一处理数据计算值传输至第三缓存器；3)令该第三缓存器暂存该处理单元所产生的第一处理数据计算值，以将该第一处理数据计算值传输至触发输出器；以及4)令该触发输出器于接收到该定时器所发出的该中断讯号时，输出该第三缓存器中的第一处理数据计算值。

本揭露的实时取样装置及方法利用第二缓存器于接收到该中断讯号时实时自第一缓存器中提取处理数据，以供处理单元于接收到中断讯号时可至第二缓存器提取该处理数据，触发输出器于接收到中断讯号时将第三缓存器所存储的由处理单元所产生的处理数据计算值输出，故可避免定时器发出中断讯号与处理单元提取处理数据之间存在延迟时间。

附图说明

图1A为本揭露的实时取样装置的基本构件示意图；

图1B为本揭露的实时取样装置的变化例的构件示意图；

图2为本揭露的实时取样方法的流程图；

图3A为本揭露的实时取样装置的第一实施例的示意图；

图3B为本揭露的实时取样装置的第二实施例的示意图；

图3C为本揭露的实时取样装置的第三实施例的示意图；以及

图4为运用本揭露的实时取样装置及其方法的功效说明图。

主要组件符号说明

10            定时器

101           数据缓存器

102        控制缓存器

103        定时器逻辑单元

11         第一缓存器

12         第二缓存器

13         第三缓存器

14         第四缓存器

15         第五缓存器

16         触发输出器

17         输入接口

17'        第一输入接口

18         第二输入接口

19         输出接口

20         处理单元

30         译码器