[发明专利]CMOS延迟电路以及抑制CMOS延迟电路温漂的方法无效
| 申请号： | 201210528395.3 | 申请日： | 2012-12-06 |
| 公开（公告）号： | CN103856191A | 公开（公告）日： | 2014-06-11 |
| 发明（设计）人： | 邹玉峰 | 申请（专利权）人： | 艾尔瓦特集成电路科技（天津）有限公司 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅 |
| 地址： | 300457 天津市塘沽区天津市经*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | cmos 延迟 电路 以及 抑制 方法 | ||
1.一种CMOS延迟电路，包括：
延迟单元，配置在至少两个串联的CMOS反相器之间，所述延迟单元的温度延迟特性与所述CMOS反相器的温度延迟特性相反。
2.根据权利要求1所述的电路，其中所述延迟单元包括一个RC电路，所述RC电路包括一个电阻R和一个电容C，所述电阻R串联在所述两个CMOS反相器之间，所述电容C的一端与所述电阻R的一端连接，另一端接地。
3.根据权利要求2所述的电路，其中所述电阻R为呈负温度系数的电阻。
4.根据权利要求3所述的电路，其中所述电阻为P型多晶硅电阻。
5.根据权利要求1至4中任一项所述的电路，其中一个或多个延迟单元配置在任意两个相邻且串联的CMOS反相器之间。
6.一种抑制CMOS延迟电路温漂的方法，包括：
在至少两个串联的CMOS反相器之间布置延迟单元，所述延迟单元的温度延迟特性与所述CMOS反相器的温度延迟特性相反。
7.根据权利要求6所述的方法，其中所述延迟单元包括一个RC电路，所述RC电路包括一个电阻R和一个电容C，所述电阻R串联在所述两个CMOS反相器之间，所述电容C的一端与所述电阻R的一端连接，另一端接地。
8.根据权利要求7所述的方法，其中所述电阻R为呈负温度系数的电阻。
9.根据权利要求8所述的方法，其中所述电阻为P型多晶硅电阻。
10.根据权利要求6所述的电路，其中在任意两个相邻且串联的CMOS反相器之间配置一个或多个延迟单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于艾尔瓦特集成电路科技（天津）有限公司，未经艾尔瓦特集成电路科技（天津）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210528395.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于光泵磁力仪的原子磁传感器
- 下一篇：用于光泵磁力仪的原子磁传感器
