[发明专利]半导体器件及其制造方法在审
| 申请号： | 201210488155.5 | 申请日： | 2012-11-25 |
| 公开（公告）号： | CN103839819A | 公开（公告）日： | 2014-06-04 |
| 发明（设计）人： | 殷华湘;朱慧珑;钟汇才 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件制造方法，包括：
在衬底上形成沿第一方向延伸的多个鳍片；
在鳍片顶部形成盖层；
在鳍片和盖层上形成沿第二方向延伸的假栅极堆叠结构；
在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙，位于盖层上；
去除假栅极堆叠结构，形成栅极沟槽；
在栅极沟槽中形成栅极堆叠结构。
2.如权利要求1的方法，其中，在衬底上形成沿第一方向延伸的多个鳍片的步骤进一步包括：刻蚀衬底形成沿第一方向延伸的多个沟槽，沟槽之间的衬底剩余部分构成多个鳍片；在沟槽中填充绝缘材料构成浅沟槽隔离。
3.如权利要求1的方法，其中，盖层包括氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)及其组合。
4.如权利要求1的方法，其中，盖层厚度为2～30nm。
5.如权利要求1的方法，其中，形成假栅极堆叠结构的步骤进一步包括：
在鳍片和盖层上形成假栅极绝缘层和假栅极层；
平坦化假栅极层；
图案化假栅极层和假栅极绝缘层，直至暴露盖层，形成沿第二方向延伸的假栅极堆叠结构。
6.如权利要求1的方法，其中，形成栅极侧墙的同时，还减薄了盖层。
7.如权利要求1的方法，其中，形成栅极侧墙之后，进一步包括：
以栅极侧墙为掩模，刻蚀鳍片，形成源漏沟槽；
在源漏沟槽中外延生长形成抬升源漏区。
8.如权利要求1的方法，其中，形成栅极沟槽步骤中，去除假栅极堆叠结构之后进一步包括完全或者部分去除盖层。
9.如权利要求8的方法，其中，去除盖层之后进一步包括在栅极沟槽中形成界面层。
10.一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸并且跨越了每个鳍片的栅极，位于栅极两侧的鳍片上的源漏区以及栅极侧墙，其中，栅极侧墙与鳍片之间还具有盖层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210488155.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种双头切角机复位机构
- 下一篇：铣刀
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
