[发明专利]错误检查及校正方法以及错误检查及校正电路

说明书

【技术领域】

本发明所揭露的实施例相关于错误更正码，尤指一种应用于一多通道系统的错误检查及校正方法以及相关错误检查及校正电路。

【背景技术】

错误校正码(Error Correcting Code,ECC)是一种现有的除错技术，可应用在存储器上，例如反及闸闪存(NAND flash)中，该除错技术用来检查传送到存储器的数据是否正确。系统会在传送数据数据时，举例来说，为8位元数据加入额外的1位元同位码(parity code)来作为校正码。当数据出现错误时，错误检查及校正码便能自行更正错误，或要求系统重新传送数据。这样可确保系统正常运作而不会因数据错误而导致当机。因为多了一道除错步骤，因此错误检查及校正存储器(ECC memory)运行速度会比非错误检查及校正存储器稍慢。另外由于错误检查及校正存储器加入了校正码(例如同位码)，故其运作位元长度变较长，例如72位元而非传统的64位元。这类存储器多应用于高阶电脑如伺服器上。

传统上，在写入数据至多通道的存储器时，各通道会分别产生各自的校正码，相对地，在从多通道存储器中读取出数据时，各通道亦会分别依据各通道相对应的校正码来进行各自通道的错误检查及校正程序。然而在实际的操作中，在某一通道中出现大量错误位元的情况下，其他通道可能完全没有出现错误位元或是仅出现少量的错误位元，此一不平衡的状况代表现有的技术中尚有利用的空间可以彻底地发挥存储器中的错误检查及校正码的效能，因此，需要一种创新的错误检查及校正码设计来充分发挥存储器中的错误检查及校正码的效能。

【发明内容】

本发明的目的之一在于提供一种应用于一多通道系统的错误检查及校正方法以及相关错误检查及校正电路来改善上述问题。

根据本发明的第一实施例，揭露一种应用于一多通道系统的错误检查及校正方法。该方法包含有：对一第一通道的一第一数据封包以及一第二通道的一第二数据封包分别进行错误检查及校正编码，并分别产生一第一水平校正码以及一第二水平校正码；对一第一混合数据封包以及一第二混合数据封包分别进行错误检查及校正编码，并分别产生一第一垂直校正码以及一第二垂直校正码，其中该第一混合数据封包至少包含该第一数据封包的一部分的封包数据与该第二数据封包的一部分的封包数据，以及该第二混合数据封包至少包含该第一数据封包的一部分的封包数据与该第二数据封包的一部分的封包数据；以及将该第一数据封包、该第一水平校正码以及该第一垂直校正码组合成该第一通道的一第一编码数据封包，以及将该第二数据封包、该第二水平校正码以及该第二垂直校正码组合成该第二通道的一第二编码数据封包。

根据本发明的第二实施例，揭露一种应用于一多通道系统的错误检查及校正方法。该方法包含有：自一第一通道读取一第一编码数据封包，其中该第一编码数据封包包含一第一数据封包、一第一水平校正码以及一第一垂直校正码；自一第二通道读取一第二编码数据封包，其中该第二编码数据封包包含一第二数据封包、一第二水平校正码以及一第二垂直校正码；分别根据该第一水平校正码以及该第二水平校正码来对该第一数据封包以及该第二数据封包进行错误检查及校正解码，并产生一第一水平解码数据封包以及一第二水平解码数据封包；以及分别根据该第一垂直校正码以及该第二垂直校正码来对一第一混合数据封包以及一第二混合数据封包进行错误检查及校正解码，其中该第一混合数据封包至少包含该第一水平解码数据封包的一部分的封包数据与该第二水平解码数据封包的一部分的封包数据，以及该第二混合数据封包至少包含该第一水平解码数据封包的一部分的封包数据与该第二水平解码数据封包的一部分的封包数据。

根据本发明的第三实施例，揭露一种应用于一多通道系统的错误检查及校正电路。该电路包含有一第一校正码编码器、一第二校正码编码器以及一封包产生器。其中该第一校正码编码器用来对一第一通道的一第一数据封包以及一第二通道的一第二数据封包分别进行错误检查及校正编码，并分别产生一第一水平校正码以及一第二水平校正码。该第二校正码编码器用来对一第一混合数据封包以及一第二混合数据封包分别进行错误检查及校正编码，并分别产生一第一垂直校正码以及一第二垂直校正码，其中该第一混合数据封包至少包含该第一数据封包的一部分的封包数据与该第二数据封包的一部分的封包数据，以及该第二混合数据封包至少包含该第一数据封包的一部分的封包数据与该第二数据封包的一部分的封包数据。该封包产生器用来将该第一数据封包、该第一水平校正码以及该第一垂直校正码组合成该第一通道的一第一编码数据封包，以及将该第二数据封包、该第二水平校正码以及该第二垂直校正码组合成该第二通道的一第二编码数据封包。