[发明专利]一种祖冲之算法的硬件实现装置及方法

权利要求书

1.一种祖冲之算法的硬件实现装置，其特征在于，该装置包括控制逻辑单元、线性反馈移位寄存器(LFSR)单元、比特重组单元和非线性函数F(X₀,X₁,X₂)单元，其中：

控制逻辑单元，用于协调控制祖冲之算法硬件装置的初始密钥加载、LFSR寄存器初始化以及密钥的产生；

LFSR单元，采用素域GF(2³¹-1)的m序列，每个时钟周期产生一次寄存器移位；

比特重组单元，采用相应寄存器值取半合并技术，实现LFSR寄存器值单元到非线性函数F(X₀,X₁,X₂)和密钥输出Z的数据转换；

非线性函数F(X₀,X₁,X₂)单元，通过将输入的X₀，X₁，X₂经过分组密码设计，结合S盒以及高扩散性的线性变换L，实现非线性函数变换；

其中，所述控制逻辑单元在祖冲之算法的一开始，控制一初始密钥加载单元为LFSR单元中的寄存器加载初始密钥，然后控制LFSR单元中的寄存器初始化一次，直到LFSR单元完成32次的寄存器初始化操作，接下来执行祖冲之算法的工作模式一次，第一次工作模式的密钥输出无效，然后循环执行ZUC工作模式并不断输出有效密钥，如果输出的密钥长度达到设定的密钥长度，则祖冲之算法结束。

2.根据权利要求1所述的祖冲之算法的硬件实现装置，其特征在于，所述初始密钥加载单元用于根据祖冲之算法硬件装置的输入产生初始密钥并加载入LFSR单元中的寄存器。

3.根据权利要求2所述的祖冲之算法的硬件实现装置，其特征在于，所述初始密钥加载单元将输入的COUNT、BEARER和DIRECTION组合成16个初始向量Initial Vector_i(i＝0,1,2,3……15)，再由初始向量和输入的16个Initial Key_i(i＝0,1,2,3……15)以及固定的16个常向量D_i(i＝0,1,2,3……15)组合成祖冲之算法的初始密钥，也即LFSR的16个寄存器的初始状态值S_i(i＝0,1,2,3……15)，然后将LFSR单元的16个寄存器的初始状态值S_i(i＝0,1,2,3……15)输出给LFSR单元的16个31位的寄存器。

4.根据权利要求1所述的祖冲之算法的硬件实现装置，其特征在于，所述LFSR单元是由16个31位的寄存器组成，分别为s_i(0≤i≤15)。

5.根据权利要求4所述的祖冲之算法的硬件实现装置，其特征在于，所述LFSR单元具有两种操作模式，分别为LFSR寄存器初始化模式和LFSR工作模式，LFSR工作模式即为ZUC工作模式。

6.根据权利要求5所述的祖冲之算法的硬件实现装置，其特征在于，在LFSR单元的16个寄存器获得初始密钥后，LFSR单元即进入寄存器初始化模式，经过32次的寄存器移位初始化后，LFSR单元即进入工作模式；在进入工作模式后的第一次的密钥输出丢弃，以后循环执行LFSR工作模式，每次的密钥输出都是有效密钥输出，直到达到设定的密钥长度为止。