[发明专利]一种多GPU运算卡及多GPU之间的数据传输方法

说明书

技术领域

本发明属于计算机技术领域，尤其涉及一种多图形处理器（GraphicProcessing Unit，GPU）运算卡及多GPU之间的数据传输方法。

背景技术

随着科学技术的飞速发展，个人计算机的性能越来越强大，硬件厂商们为了占领更多的市场份额，纷纷在各自的领域积极推进先进技术。其中，显卡厂商们为了追求极致性能和领先地位，推出了集成两个甚至更多个GPU的多GPU图形运算卡。当在具有多GPU图形运算卡的个人超级计算机上应用统一计算设备架构（Compute Unified Device Architecture，CUDA）或开放的图形程序接口（Open Graphics Library，OpenGL）进行程序开发时，人们常常需要在多个GPU之间进行频繁的数据传递。

当前，多个GPU间的数据传递技术通常是基于PCIE总线来完成的，这样的实现极大地影响了GPU的处理性能。以具有两个GPU的运算卡为例：当需要将数据从一个GPU的显存传递到另一个GPU的显存时，首先需要将一个GPU显存中的数据通过PCIE总线传递到主机内存中暂存，再通过PCIE总线将数据从主机内存传递到另一个GPU的显存中。由于PCIE总线的带宽仅有2~3GB每秒，而GPU读出显存的带宽可以达到100GB每秒之多，PCIE总线成为了影响多GPU运算卡性能的瓶颈，降低了GPU运算卡的数据处理效率。

发明内容

本发明实施例的目的在于提供一种多GPU运算卡，旨在解决现有的GPU运算卡数据处理效率低的的问题。

本发明实施例是这样实现的，一种多图形处理器GPU运算卡，包括至少两个GPU，每个所述GPU分别与各自的GPU显存连接，还包括：

分别连接每个所述GPU的全局共享内存；

分别连接每个所述GPU以及所述全局共享内存的仲裁电路；

所述全局共享内存被第一所述GPU用于向所述全局共享内存中写入数据，以及被第二所述GPU用于从所述全局共享内存中读取所述数据；

所述仲裁电路用于控制在同一时间内只有一个所述GPU向所述全局共享内存读写数据。

本发明实施例的另一目的在于提供一种多图形处理器GPU运算卡中多GPU之间的数据传输方法，所述多GPU运算卡包括至少两个GPU，每个所述GPU分别与各自的GPU显存连接，还包括：

分别连接每个所述GPU的全局共享内存；

分别连接每个所述GPU以及所述全局共享内存的仲裁电路；

所述方法包括：

第一所述GPU向所述仲裁电路发送第一请求；

所述仲裁电路根据所述第一请求控制所述全局共享内存处于第一锁定状态，以使处于所述第一锁定状态的所述全局共享内存只能被第一所述GPU读写；

第一所述GPU向所述全局共享内存中写入数据；

第一所述GPU向所述仲裁电路发送第二请求；

所述仲裁电路根据所述第二请求取消所述全局共享内存的所述第一锁定状态；

第二所述GPU向所述仲裁电路发送第三请求；

所述仲裁电路根据所述第三请求控制所述全局共享内存处于第二锁定状态，以使处于所述第二锁定状态的所述全局共享内存只能被第二所述GPU读写；

第二所述GPU从所述全局共享内存中读取所述数据；

第二所述GPU向所述仲裁电路发送第四请求；

所述仲裁电路根据所述第四请求取消所述全局共享内存的所述第二锁定状态。

本发明实施例通过在多GPU之间增加全局共享内存，使得GPU之间的数据传递过程不再受限于PCIE总线来完成，有效利用了显存的带宽，显著提高了多GPU运算卡的数据处理性能。

附图说明

图1是本发明实施例提供的多GPU运算卡的结构框图；

图2是本发明实施例提供的多GPU之间的数据传输方法的实现流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例通过在多GPU之间增加全局共享内存，使得GPU之间的数据传递过程不再受限于PCIE总线来完成，有效利用了显存的带宽，显著提高了多GPU运算卡的数据处理性能。

图1示出了本发明实施例提供的多GPU运算卡的结构框图，为了便于说明，仅示出了与本实施例相关的部分。