[发明专利]组合印制电路板和印制电路板的制造方法

说明书

技术领域

本发明涉及印制电路板技术领域，特别涉及一种组合印制电路板的制造方法，以及包含该组合印制电路板的多层印制电路板的制造方法。

背景技术

近年来，随着电子设备的小型化、轻量化、高速化、多功能化及高可靠性的发展，使电子设备中的半导体部件等也朝着多引脚化和细间距化发展。面对这种发展趋势，要求承载半导体部件的印制电路板（Printed Circuit Board，PCB）也朝着小型化、轻量化、高密度化和绿色环保化发展。

为了满足这种要求，研制和开发了高密度互连（HDI：high density interconnection）电路板。目前，HDI电路板的生产采用传统的增层技术，也称为积层法，但传统的增层技术只适用于量产1~5阶（阶数为激光钻孔的次数）的HDI电路板，对于更高层的HDI电路板，则需要采用任意层互连技术。目前，较为常用的两种任意层互连技术包括任意层内互连孔技术（Any Layer Inner Via Hole，ALIVH）和埋凸块互连技术（Buried Bump interconnection technology，B2it）。

ALIVH技术实现任意层间的互连的方式是：在需要进行互连的层间设置通孔，并在通孔内填塞导电膏，以实现任意导电层之间的电气连接。由于在使用导电膏填塞通孔时，一般都是从通孔的一端进行填塞，为了保证导电层之间的电气连接性能，需要填满该通孔，使得该通孔的另一端会残留很多的导电膏，而造成导电膏的浪费，从而增加了制造成本。

B2it技术实现任意层间的互连的方式是：制作叠板用的芯板过程中，在芯板的导电层表面的导通孔对应的位置上印刷形成与导通孔内的导电膏连通的导电膏凸块，导电膏凸块穿透与其连接的介质层，从而实现任意导电层之间的电气连接，但这种工艺对导电膏要求较高，即导电膏需具有高粘性和低触变指数（Thixotropic Index，TI），在对导电膏进行一次印刷之后，需要重复印刷导电膏，并对其进行预烘，此过程需要重复4~5次才能形成所需的导电膏凸块，因此，制造工艺复杂，加工时间较长，增加了电路板的制造成本。

综上所述，采用现有的任意层互连技术制造多层HDI电路板的制造工艺复杂，且制造成本高。

发明内容

本发明实施例提供了一种组合印制电路板的制造方法，以及包含该组合印制电路板的多层印制电路板的制造方法，用于解决现有的任意层互连技术制造多层HDI电路板的制造工艺复杂及成本高的问题。

本发明实施例提供了一种组合印制电路板的制造方法，该方法包括：

在覆金属板的第一导电层及介质层上需要形成通孔的位置形成贯穿所述第一导电层及所述介质层的第一开口，及在所述覆金属板的第二导电层上的对应位置形成贯穿所述第二导电层的第二开口，所述第一开口与位置对应的第二开口形成一个叠合通孔；其中，所述介质层位于所述第一导电层与所述第二导电层之间，所述第一开口的口径与对应的通孔的预设孔径相同，且所述第一开口的口径大于位置对应的第二开口的口径；

在所述叠合通孔内填塞导电膏，得到组合印制电路板。

本发明实施例提供了一种印制电路板的制造方法，该方法包括：

叠板处理，将至少两个组合印制电路板按照预设的排列顺序进行叠合，其中，至少一个组合印制电路板为由上述方法制造而成的组合印制电路板；

层压处理，将叠板处理后的组合印制电路板进行压合，得到多层印制电路板。

采用本发明实施例方法制作的组合印制电路板的叠合通孔中，第一开口的口径与需要形成的通孔的预设孔径相同，且第一开口的口径大于第二开口的口径，在采用导电膏进行塞孔时，从第一开口向第二开口填塞，这样，导电膏会填满该叠合通孔，而没有空隙，并且，由于第二开口的口径小于第一开口的口径，使得在塞孔过程中，能够有效减少残留在第二开口外的导电膏，从而降低了制造成本，且制备工艺简单。

附图说明

图1为本发明实施例组合印制电路板的制造方法流程图；

图2为本发明实施例采用开窗工艺形成叠合通孔的工艺流程图；

图3A~图3B为本发明实施例采用开窗工艺形成叠合通孔过程中覆金属板的剖面结构示意图；

图4为本发明实施例采用激光直接钻孔方式形成叠合通孔的工艺流程图；

图5A~图5B为本发明实施例采用激光直接钻孔方式形成叠合通孔过程中覆金属板的剖面结构示意图；

图6为本发明实施例第一种组合印制电路板的制造工艺流程图；

图7A~图7D为本发明实施例第一种组合印制电路板在制造过程中覆金属板的剖面结构示意图；