[发明专利]存储器内建自测试电路

说明书

技术领域

本发明关于一种读出电路，特别是涉及一种用于半导体存储器电路的读出电路。

背景技术

随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，嵌入式存储器可能存在的缺陷类型越来越多；另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的比重越来越大。

嵌入式存储器的可测试技术技术包括直接测试、用嵌入式CPU进行测试和内建自测试技术(MBIST，Memory-Built-In-Self-Test)。相比其他两种技术，MBIST有很多优势，首先它可以实现可测性设计的自动化，自动实现通用存储器测试算法，达到高测试质量、低测试成本的目的；其次MBIST电路可以利用系统时钟进行“全速”测试，从而覆盖更多生成缺陷，减少测试时间；最后它可以针对每一个存储单元提供自诊断和自修复功能。此外MBIST的初始化测试向量可以在很低成本的测试设备上进行。所以，从高测试质量、低测试成本的角度考虑，MBIST是目前嵌入式存储器测试设计的主流技术。

图1为现有技术中MBIST电路的电路示意图。如图1所示，测试开始时，机台通过RESETb引脚向被测芯片或晶圆发送复位信号，将逻辑电路恢复主预设状态，并通过VPP_TMO引脚向被测芯片或晶圆供电。测试时，机台按时钟频率TCK发送输入数据TDI，数据在内建自测试电路控制电路解码后，被机台送来的触发信号STROBE触发，与控制逻辑一起完成对闪存等存储电路进行测试，测试完成后，测试返回数据或结果在控制逻辑控制下，经测试输出数据TDO被返回至机台，机台再对输入TDI和输出TDO进行比较，以判断闪存等存储电路是否满足或达到预期性能。

对于存储器内建自测试电路，控制引脚的数目直接决定可以同时测试多少裸片，而由上述可见，现有技术的内建自测试电路需要6个引脚，即测试输入数据TDI，测试输出数据TDO，测试触发信号STROBE，测试时钟TCK，测试电源VPP_TM0以及重置信号RESETb，针卡一般有768个信号毛细针，现有技术的内建自测试电路由于需要6个引脚，因而只能同时测试128个裸片，效率不高。

发明内容

为克服上述现有技术的存储器内建自测试电路存在的测试效率不高的问题，本发明的主要目的在于提供一种存储器内建自测试电路，其通过将测试输入数据及测试输出数据合并，并通过内部产生测试触发信号及测试复位信号，节省了3个引脚，使得存储器内建自测试电路只需三个引脚，提高了测试效率。

为达上述及其它目的，本发明提出一种存储器内建自测试电路，用于对存储装置进行测试，包括：命令解析电路、数据产生电路及方向选择电路，该命令解析电路一输入端自该方向选择电路输入测试输入数据，第一引脚接测试时钟输入至该命令解析电路，该数据产生电路输出测试输出数据至该方向选择电路，并输出一方向控制信号至该方向选择电路以对输入输出进行方向选择，该方向选择电路通过一第二引脚进行数据的输入输出。

进一步地，该测试电路还包括一第三引脚，该第三引脚连接存储装置以提供测试电源。

进一步地，该命令解析电路产生并输出测试触发信号至该数据产生电路。

进一步地，测试复位信号由该测试电路内部产生并输至该数据产生电路以便进行复位操作。

进一步地，该方向选择电路为双向的输入输出单元。

与现有技术相比，本发明一种存储器内建自测试电路通过方向选择电路将测试输入数据TDI及测试输出数据TDO合并，并内部产生测试触发信号STROBE及复位信号RESET，本发明仅需3个引脚，节省了三个引脚，提高了测试效率，节省了测试费用。

附图说明

图1为现有技术中MBIST电路的电路示意图；

图2为本发明一种存储器内建自测试电路的电路示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。