[发明专利]集成图形阵列高压LED器件的制备方法

说明书

技术领域

本发明属于光电子发光器件制造领域，特别描述了一种集成图形阵列高压LED的设计和制备方法。

背景技术

随着以GaN(氮化镓)材料P型掺杂的突破为起点的第三代半导体材料的兴起，伴随着以Ⅲ族氮化物为基础的高亮度发光二级管（Light Emitting Diode，LED）的技术突破，用于新一代绿色环保固体照明光源的氮化物LED正在成为新的研究热点。以GaN（氮化镓）、InGaN（氮化铟镓）和AlGaN（氮化铝镓）合金为主的Ⅲ族氮化物半导体具有宽的直接带隙、内外量子效率高、高热导率、耐高温、抗腐蚀、抗震性、高强度和高硬度等特性，是目前制造高亮度发光器件的理想材料。

目前，LED应用的不断升级以及市场对于LED的需求，使得LED正朝着大功率和高亮度的方向发展。但是，随着大功率LED照明产业应用的快速发展，往往需要将几个或几十个，甚至上百个LED串联或并联起来使用，以制备高压LED器件。这种结构的高压LED器件键合引线多、成本高、面积大，并且在大电路下由于俄歇复合的发生，电流密度局部容易产生拥挤效应，LED的光效直线下降。而在同样的输出功率下，虽然高压LED器件比低压LED器件所需的驱动电流低，但其光效却非常高。鉴于此，有必要寻求其他的高压LED制备的新设计、新工艺和新方案。

发明内容

为了解决上述问题，可以在实现Ⅲ族氮化物高LED器件时直接在衬底上对LED芯片进行图形集成制造，并通过对图形内部进行优化设计和对各个图形的组合优化以及优化它们之间的连结方式来制备高压LED。从而本发明的目的是克服现有技术的不足，提供一种集成图形阵列高压LED的制备方法。它包括如下工艺步骤：

a)提供一衬底，所述衬底上依次形成有N型GaN限制层、外延发光层和P型GaN限制层；

b)通过光刻结合蚀刻工艺将衬底上的N型GaN限制层、外延发光层和P型GaN限制层隔离出至少两个以上的独立图形单元，其中每个图形单元呈三角形，所述的图形单元呈阵列分布并整体上构成四边形；

c)将每个图形单元由金属线连结形成串联和/或并联，由此形成互联的多个LED。

作为本发明进一步的改进，制备绝缘材料覆盖于芯片表面以保护芯片和增加芯片光提取效率。 

作为本发明进一步的改进，制备绝缘材料填充于刻蚀至衬底的深沟并作为掩膜，使GaN侧面得到保护防止漏电，利用光刻的方法制备图形并作为掩膜，并将深沟以外的部分利用化学或物理的方法去除掉使GaN暴露出便于下一步骤的加工。

作为本发明进一步的改进，制备绝缘材料覆盖于芯片表面，利用光刻的方法制备图形并作为掩膜，将除打线盘以外的部分保护起来，减少由外来物导致的漏电情况并利用透射原理增加芯片光提取效率。

作为本发明进一步的改进，制备绝缘层,利用光刻的方法制备图形并作为掩膜，使用化学或物理方法将不需要的绝缘层去除掉,实现改善P/N电极电流分布以提高器件发光效率。

作为本发明进一步的改进，出于改善电流分布以提高器件发光效率的目的，本发明还于各单元的P型电极下方设置了电流阻挡层。

作为本发明进一步的改进，使用光刻方法制作图形作为掩膜，利用感应耦合等离子ICP刻蚀机和/或强酸腐蚀出各图形单元的初始形状，将未作掩膜的GaN层全部刻蚀至衬底层以实现断开各单元。

作为本发明进一步的改进，制备图形并作为掩膜，利用感应耦合等离子ICP刻蚀机刻蚀P型GaN至N型GaN，使每个单元都有P/N电极连通。

作为本发明进一步的改进，制备图形并作为掩膜，利用蒸发或溅射设备制备金属打线盘，实现各单元的连结，完成串联和/或并联。

作为本发明进一步的改进，使用蒸发或溅射设备制备透明电极层，透明电极层可以为任意具有高透光性和良好导电性的材料，之后使用光刻的方法制备图形并作为掩膜，利用化学或物理方法去除图形单元的透明电极层以实现电流扩散和增加透光性。

由于采用上述技术方案，本发明的结构得到极大的优化，更加适合于高压LED的运用领域。

附图说明

附图1为根据本发明的集成图形阵列高压LED器件的制备方法的结构示意图。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

参见附图1所示，本实施例中的集成图形阵列高压LED的制备方法。它包括如下工艺步骤：