[发明专利]针对微机电集成系统的内建自测试系统

说明书

技术领域

本发明涉及微机电集成系统的可靠性设计技术领域，具体是一种能够应用于微机电集成系统的内建自测试系统。

背景技术

根据国际半导体技术发展路线图(ITRS:International Technology Roadmap for Semiconductors)近年来的分析报告，微机电集成系统（Micro-Electromechanical System:MEMS）已成为“后摩尔定律”路线中的核心发展方向。然而，由于MEMS中通常集成了包含数字电路、模拟电路、传感器、执行器、存储器多种不同结构的器件，其需要多样化且集成化的测试访问机制；另外，由于MEMS通常应用于对可靠性要求较高且人们不易直接控制的领域中，例如航空航天、汽车、生物医学、环境监控、通讯、军事、核电等，需要设计能够对其进行实时检测及修复的机制。

目前已有的MEMS测试方案往往是采用对系统的机械与电路部分分开测试之后集成的方案，不利于提高集成后MEMS系统的产率以及测试质量；另一方面，已有的MEMS设计方案往往不能满足MEMS产品在应用过程中的实时检测与修复的高可靠性功能需求。

发明内容

针对以上问题，本发明提出了一种适用于MEMS的内建自测试（Built-In-Self-Test:BIST）系统的设计方案，以实现提高MEMS可靠性、提高MEMS测试质量的目的。

为实现以上目的，本发明所提出的针对微机电集成系统的内建自测试系统包括：伪随机数字测试激励信号产生器、数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器、机械响应与模拟响应转换器、模拟响应与数字响应转换器、期望响应比较器；所述伪随机数字测试激励信号产生器的输出端依次连接数字测试激励与模拟激励信号转换器、电激励信号与机械激励转换器，电激励信号与机械激励转换器的输出作用到待测机械部件，所述待测机械部件的物理测试响应再依次连接到机械响应与模拟响应转换器、模拟响应与数字响应转换器，所述模拟响应与数字响应转换器的输出端和伪随机数字测试激励信号产生器的输出端连接到期望响应比较器；首先利用伪随机数字测试激励信号产生器生成数字测试激励序列，然后通过数模转换、电信号与物理信号转换转化为物理测试激励，应用于待测机械部件后得到物理测试响应，然后将物理测试响应通过物理信号与电信号转换、模数转换为数字测试响应序列，最后将实际的数字测试响应序列与伪随机序列产生器生成的数字测试激励序列一起发送至期望响应比较器获得待测系统的测试判定结果；若系统报错，将实际的测试响应序列发送至片外以供故障诊断使用。

所述伪随机数字测试激励信号产生器生成将被应用于MEMS系统测试的数字激励序列，是一个伪随机序列产生器，其特征多项式：P(x)=a₀+a₁x+…+a_nxⁿ决定了这个伪随机序列产生器所能产生的伪随机序列的状态覆盖范围及跳变循环规律，其中a₀,a₁,…,a_n表示寄存器序列中每个寄存器的反馈系数，若一个寄存器前存在反馈信号则其反馈系数为1，否则为0；为提高测试故障覆盖率，针对不同的MEMS系统，设计具有不同特征多项式的伪随机序列产生器。

所述期望响应比较器首先提取与待测MEMS系统特征相符合的模型函数，并将其用数字逻辑电路实现，从而将输入的伪随机测试激励序列在逻辑函数电路的运算结果作为期望测试响应序列，将期望测试响应序列与实际测试响应序列逐位异或比较，当对应的数据位有不同的逻辑值时，将其报给指示单元，并将错误结果输出至片外。

所述指示单元由一个寄存器单元构成，在默认条件下初始逻辑值为0，当实际响应与期望响应不符时，所述指示单元的逻辑值跳变为1以指示测试结果不通过，当本组测试激励比较完毕后，所述指示单元又恢复至默认逻辑值0。