[发明专利]一种超高频脉冲间隔编码的模拟解码电路

权利要求书

1.一种脉冲间隔编码的解码电路，用于对脉冲间隔编码进行解码，包括：

充电基准电路，包含电流源、电容以及控制开关，由支路一和支路二串联组成，其中电容C1和控制开关SW4并联组成支路一，电流源、控制开关SW3串联组成支路二，充电基准电路用于实现比较基准电压采样及保持功能，；

充电比较电路，包含电流源、电容以及控制开关，由支路三和支路四串联组成，其中电容C2和控制开关SW2并联组成支路三，电流源、控制开关SW1串联组成支路四，用于实现数据段周期比较电压采样功能；

电压比较电路，用于比较充电比较电路和充电基准电路输出的电压信号；

信号存储电路，用于在存储控制信号的控制下将电压比较电路输出的电压信号进行存储。

2.如权利要求1所述的电路，其特征在于所述充电基准电路中，电流源可直接跟支路一串联。

3.如权利要求1所述的电路，其特征在于所述充电比较电路中，电流源可直接跟支路三串联。

4.如权利要求1所述的电路，其特征在于所述充电基准电路的工作过程满足如下时序：在较准周期内，充电基准电路工作，较准周期结束时，充电基准电路中电容C1保存基准比较电压信号。

5.如权利要求1所述的电路，其特征在于所述充电比较电路的工作过程满足如下时序：在每个数据周期内，充电比较电路工作，当每个数据周期结束后，充电比较电路将电容C2保存的比较电压信号清零，进入下一个数据周期，重新开始充电。

6.如权利要求1所述的电路，其特征在于所述信号存储的工作过程满足如下时序：在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

7.如权利要求1所述的电路，其特征在于工作过程满足如下时序：信号存储电路对电压比较电路输出的电压信号进行存储后，充电基准电路再对充电比较电路中电容C2保存的比较电压信号清零。

8.如权利要求1所述的电路，其特征在于所述充电基准电路和充电比较电路可分别由放电基准电路和放电比较电路代替，其中：

放电基准电路包含电流源、电容以及控制开关，由支路五和支路六串联组成，其中电容C3和控制开关SW5并联组成支路五，电流源、控制开关SW6串联组成支路六；

放电比较电路包含电流源、电容以及控制开关，由支路七和支路八串联组成，其中电容C4和控制开关SW8并联组成支路七，电流源、控制开关SW7串联组成支路八。

9.如权利要求8所述的电路，其特征在于所述放电基准电路中，电流源可直接跟支路五串联。

10.如权利要求8所述的电路，其特征在于所述放电比较电路中，电流源可直接跟支路七串联。

11.如权利要求8所述的电路，其特征在于放电基准电路的工作过程满足如下时序：在较准周期内，放电基准电路工作，较准周期结束时，放电基准电路中电容C3保存基准比较电压信号。

12.如权利要求8所述的电路，其特征在于放电比较电路的工作过程满足如下时序：在每个数据周期内，放电比较电路工作，当每个数据周期结束后，放电比较电路将电容C4保存的比较电压信号清零，进入下一个数据周期，重新开始放电。

13.如权利要求8所述的电路，其特征在于信号存储电路的工作过程满足如下时序：在较准周期和(或)每个数据周期结束时，信号存储电路对电压比较电路输出的电压信号进行存储。

14.如权利要求8所述的电路，其特征在于，信号存储电路对电压比较电路的电压信号进行存储后，放电基准电路再对放电比较电路中电容C4保存的比较电压信号清零。

15.如权利要求1所述的电路，其特征在于可包含多个充电比较电路以及多个电压比较电路，通过选择控制电路来选择工作的充电比较电路以及选择输出电压比较电路的输出信号。

16.如权利要求15所述的电路，其特征在于多个充电比较电路的工作过程采用时分工作，由选择控制电路按照时分控制时序分配出各个充电比较电路应当工作的数据周期，在相应的数据周期内相应的充电比较电路工作，该数据周期结束后，相应的充电比较电路进入保持状态，直至由选择控制电路将该充电比较电路的电容保存的比较电压信号清零，之后进入下一个数据周期，重新开始充电。