[发明专利]半导体器件和制造该半导体器件的方法

说明书

技术领域

本发明涉及一种半导体器件和制造该半导体器件的方法。

背景技术

如场效应晶体管（FET）或二极管的半导体器件被用于各种应用。此类半导体器件通常需要满足在诸如能够输送浪涌电流和软开关的特征方面的具体要求。

由于诸如浪涌电流能力和开关特性的此类特征受器件中的电子和空穴的多余载流子分布的影响，因此期望能使过量载流子分布适合于该器件的不同操作模式，以便提高诸如浪涌电流能力和软开关特性的特征。

发明内容

根据本半导体器件的一个实施例，半导体器件包括半导体二极管。半导体二极管包括漂移区和形成在漂移区中或形成在漂移区上的第一导电类型的第一半导体区。第一半导体区经由第一半导体本体的第一表面电耦接于第一端子。该半导体二极管还包括电耦接至第一端子的第二导电类型的通道区。通道区的底部邻接第一半导体区。通道区的第一侧邻接第一半导体区。

进一步地，第一半导体区是p型阳极区，并且通道区是n型通道区。

进一步地，p型阳极区的位于n型通道区的底部与漂移区的顶侧之间的部分被构造为累积每单位面积的空间电荷，并且每单位面积的空间电荷小于p型阳极区与n型阴极区之间的每单位面积的击穿电荷。

进一步地，通道区沿横向方向的最大宽度w₁满足50nm<w₁<500nm。

进一步地，通道区的与第一侧相对的第二侧邻接第一半导体区。

进一步地，通道区在第一侧、第二侧和在底侧包括单晶硅，并且通道区还包括位于单晶硅之间的中心部分中的多晶硅，多晶硅的掺杂浓度比单晶硅高。

进一步地，通道区的与第一侧相对的第二侧邻接介电层。

进一步地，通道区中的掺杂浓度在从通道区的顶部至底部的10%至90%的延伸范围之间降低至少一个数量级。

进一步地，通道区中的掺杂浓度在从通道区的顶部至底部的10%至90%的延伸范围之间保持恒定。

进一步地，半导体二极管是反向导通IGBT的部分。

根据该半导体器件的另一个实施例，半导体器件包括漂移区和位于漂移区中或位于漂移区上的第一半导体区。第一半导体区经由第一半导体本体的第一表面电耦接于第一端子。半导体器件还包括从第一表面延伸到第一半导体区中的第一沟道。第一沟道包括电耦接至第一半导体区的电极，并且该第一沟道还包括位于电极与第一半导体区之间的介电层。第一沟道的底部邻接第一半导体区。

进一步地，第一半导体区是p型阳极区；以及第一半导体区的位于第一沟道的底部与漂移区的顶侧之间的部分被构造成累积每单位面积的空间电荷，并且每单位面积的空间电荷小于第一半导体区与阴极区之间的每单位面积的击穿电荷。

进一步地，半导体器件是半导体二极管；第一半导体区包括p型阳极区和p型场阑区，p型场阑区的p型掺杂的最大浓度小于5x10¹⁶cm^-3，p型阳极区的顶侧邻接第一表面，并且p型场阑区的顶侧邻接p型阳极区的底侧；以及第一沟道的底部邻接p型场阑区。

进一步地，半导体器件还包括电耦接至第一端子的第一n型源区，其中第一n型源区的底侧邻接p型阳极区，并且第一n型源区的横向侧邻接第一沟道。

进一步地，第一沟道是V形的，并且电极包含金属或金属合金。

进一步地，半导体器件是场效应晶体管；第一半导体区包括邻接第一沟道的侧部的p型本体区，并且p型区包括包围第一沟道的底部的p型场阑区；p型本体区邻接第二沟道的侧面，第二沟道包括栅极电极和栅极介电层，其中栅极电极电耦接至与第一端子电绝缘的第三端子；以及第二沟道的底部邻接漂移区。

进一步地，场效应晶体管是功率场效应晶体管，功率场效应晶体管具有小于350V的电压阻断能力。

根据制造半导体器件的方法的实施例，该方法包括通过形成漂移区来形成半导体二极管。该方法还包括在漂移区中或在漂移区上形成第一半导体区，并且将第一半导体区经由半导体本体的第一表面电耦接至第一半导体区。本方法还包括在半导体本体中蚀刻沟道。本方法还包括在沟道中形成第二导电类型的通道区，并且将通道区经由半导体本体的第一表面电耦接至第一端子，其中通道区的第一侧邻接该第一半导体区。

进一步地，形成通道区的步骤包括通过在由硅制成的半导体本体上的选择性外延生长而在沟道的侧壁和底侧上形成硅层。

进一步地，方法还包括在沟道中的硅层上形成多晶硅层。

进一步地，方法还包括在沟道中的硅层上形成介电层。