[发明专利]半导体器件和制造该半导体器件的方法

权利要求书

1.一种半导体器件，包括：

半导体二极管，包括：

漂移区；

第一导电类型的第一半导体区，形成在所述漂移区中或形成在所述漂移区上，所述第一半导体区经由半导体本体的第一表面电耦接至第一端子；以及

第二导电类型的通道区，电耦接至所述第一端子，其中所述通道区的底部邻接所述第一半导体区，并且所述通道区的第一侧邻接所述第一半导体区。

2.根据权利要求1所述的半导体器件，其中，所述第一半导体区是p型阳极区，并且所述通道区是n型通道区。

3.根据权利要求2所述的半导体器件，其中，所述p型阳极区的位于所述n型通道区的所述底部与所述漂移区的顶侧之间的部分被构造为累积每单位面积的空间电荷，并且所述每单位面积的空间电荷小于所述p型阳极区与n型阴极区之间的每单位面积的击穿电荷。

4.根据权利要求1所述的半导体器件，其中，所述通道区沿横向方向的最大宽度w₁满足50nm<w₁<500nm。

5.根据权利要求1所述的半导体器件，其中，所述通道区的与所述第一侧相对的第二侧邻接所述第一半导体区。

6.根据权利要求5所述的半导体器件，其中，所述通道区在所述第一侧、所述第二侧和在所述底侧包括单晶硅，并且所述通道区还包括位于所述单晶硅之间的中心部分中的多晶硅，所述多晶硅的掺杂浓度比所述单晶硅高。

7.根据权利要求1所述的半导体器件，其中，所述通道区的与所述第一侧相对的第二侧邻接介电层。

8.根据权利要求1所述的半导体器件，其中，所述通道区中的掺杂浓度在从所述通道区的顶部至底部的10%至90%的延伸范围之间降低至少一个数量级。

9.根据权利要求1所述的半导体器件，其中，所述通道区中的掺杂浓度在从所述通道区的顶部至底部的10%至90%的延伸范围之间保持恒定。

10.根据权利要求1所述的半导体器件，其中，所述半导体二极管是反向导通IGBT的部分。

11.一种半导体器件，包括：

漂移区；

第一导电类型的第一半导体区，位于所述漂移区中或位于所述漂移区上，所述第一半导体区经由所述半导体本体的第一表面电耦接至第一端子；

第一沟道，从所述第一表面延伸到所述第一半导体区中，所述第一沟道包括电耦接至所述第一半导体区的电极，并且所述第一沟道进一步包括位于所述电极与所述第一半导体区之间的介电层；并且其中

所述第一沟道的底部邻接所述第一半导体区。

12.根据权利要求11所述的半导体器件，其中：

所述第一半导体区是p型阳极区；以及

所述第一半导体区的位于所述第一沟道的所述底部与所述漂移区的顶侧之间的部分被构造成累积每单位面积的空间电荷，并且所述每单位面积的空间电荷小于所述第一半导体区与阴极区之间的每单位面积的击穿电荷。

13.根据权利要求11所述的半导体器件，其中：

所述半导体器件是半导体二极管；

所述第一半导体区包括p型阳极区和p型场阑区，所述p型场阑区的p型掺杂的最大浓度小于5x10¹⁶cm^-3，

所述p型阳极区的顶侧邻接所述第一表面，并且所述p型场阑区的顶侧邻接所述p型阳极区的底侧；以及

所述第一沟道的所述底部邻接所述p型场阑区。

14.根据权利要求13所述的半导体器件，进一步包括电耦接至所述第一端子的第一n型源区，其中所述第一n型源区的底侧邻接所述p型阳极区，并且所述第一n型源区的横向侧邻接所述第一沟道。

15.根据权利要求11所述的半导体器件，其中，所述第一沟道是V形的，并且所述电极包含金属或金属合金。