[发明专利]一种多核处理器的JTAG调试方法

说明书

技术领域

本发明涉及微处理器芯片的基于JTAG标准的调试技术领域，尤其是一种多核处理器的JTAG调试方法。

背景技术

随着对处理能力和能耗的要求日趋提高，多核处理器已经成为目前高端处理器芯片的主要解决方案。然而随着多核架构的规模增大，其设计复杂度也随之增大，这给多核处理器的在线调试带来了很大的挑战和困难。本发明巧妙的设计了多核处理器芯片测试接口与仿真器JTAG调试接口之间的多路测试接入端口控制器，有效实现了对单核调试的仿真器和调试软件的复用，仅对调试软件增加了针对某个核的选择和查看相应调试信息的指令。

JTAG（Joint Test Action Group）是一种国际标准测试协议，目前，大多多数芯片或IP（Intellectual Protocol，知识产权）模块都采用基于IEEE1149.1标准的JTAG接口作为调试接口，这些每个芯片都有一个TAP（Test Access Pot）controller（测试接入端口控制器），用于控制芯片与JTAG接口之间的连接，完成调试。现有的JTAG标准接口一般有以下几个信号引脚：TCK（Test Clock，测试时钟信号)，为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TMS（Test Mode Selection，测试模式选择信号），用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升沿有效。TDI（TestData Input测试数据输入信号），是芯片测试数据输入的接口，所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。TDO（Test Data Output，测试数据输出信号），这是测试数据输出的接口，所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。TRST（Test Reset，测试复位信号），可以用来对TAP Controller进行复位（初始化）。

为了能够高效、便捷的实现的对多个核的调试，一个标准的multiple-tap controller（多路测试接入端口控制器）是十分必要的。另外，必须要有针对multiple-tap controller的调试软件工具，而通过增加针对某个核的选择和查看相应调试信息的指令，可以有效实现最大限度的复用原有调试软件。

为达到与IEEE 11 49 1协议的兼容性，有人提出一种增加TAP连接模块TLM(TAP Linking Module)的方案，在多核处理器芯片上只提供一个完全与IEEE149.1协议兼容的TAP接口，对外提供仲TMS、TCK、TDI、TDO、TRST5个引脚，仿真器的JTAG调试接口通过TLM连接到各个TAP，TLM负责把JTAG调试接口的信号连接到某个指定的要测试的处理器核的TAP上，而芯片内部处理器核的TAP与TLM进行互连，每个TAP除了绑定的JTAG调试接口的5根信号线外，还增加了选择信号SEL和使能信号ENA，通过SEI和ENA确定哪一个处理器核的TAP连接到仿真器的JTAG调试:接口上。TLM根据SEL和ENA将仿真器的测试信号TDI、TMS、TCK、TRST传递到片内某个TAP相应的TDI、TMS、TCK和TRST端口，将该TAP的TDO端口输出的数据通过TD0引脚经过JTAG仿真器送回调试软件，以实现对多核芯片中的某个处理器核的JTAG调试。但这种方法必须为处理器核内部的TAP增加额外的选择和使能信号，这就必须修改处理器核内部的TAP，将ENA和SEL信号加入TAP的设计中。每个TAP的TAP控制器从TLM获得的ENA作为输入使能或禁止该TAP，TAP中的指令寄存器增加SEL信号输出到TLM以响应扫入其指令寄存器的指令，这使硬件设计变得复杂。