[发明专利]一种访问控制方法和系统及主控板

权利要求书

1.一种访问控制方法，其特征在于，CPU与芯片位于不同板卡上，所述方法包括：

在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号，并将第二应答信号发送给CPU。

2.根据权利要求1所述的方法，其特征在于，所述检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，包括：

在CPU向芯片发送请求后所经过的时间达到预先设置的门限后，第一应答信号的电平仍未发生变化；或者，

第一应答信号的脉冲宽度不能使CPU采样得到用于指示结束访问的信号。

3.根据权利要求2所述的方法，其特征在于，所述门限大于最大正常访问周期。

4.根据权利要求3所述的方法，其特征在于，所述门限为最大正常访问周期的1.2倍以上。

5.根据权利要求2所述的方法，其特征在于，对所述应答信号进行调整包括：

在CPU向芯片发送请求后所经过的时间达到预先设置的门限后，产生一电平与第一应答信号的电平相反的第三应答信号，对所述第三应答信号和第一应答信号进行“与”操作，得到第二应答信号；

如果第一应答信号的脉冲宽度不能使CPU采样得到用于指示结束访问的信号，则对所述第一应答信号进行脉冲加宽处理，得到第二应答信号。

6.根据权利要求5所述的装置，其特征在于，脉冲加宽处理对第一应答信号所产生延时的时间为整数倍的CPU的时钟周期。

7.根据权利要求6述的装置，其特征在于，脉冲加宽处理对第一应答信号所产生延时的时间为2至5个CPU的时钟周期。

8.一种访问控制装置，其特征在于，包括：

调整模块，用于在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号；

发送模块，用于将第二应答信号发送给CPU。

9.根据权利要求8所述的装置，其特征在于，所述调整模块包括：

计时单元，与CPU的时钟信号线和片选信号线相连，用于在检测到CPU向芯片发送访问请求时，对本次的访问进行计时，并在计时得到的时间超过预先设定的门限时，启动信号产生单元；

所述信号产生单元，与所述计时单元相连，用于产生一电平与第一应答信号电平相反的第三应答信号；

信号合成单元，与所述信号产生单元相连，且通过CPU的应答信号线与芯片和CPU相连，用于对所述第三应答信号和芯片输出的高电平的第一应答信号进行“与”操作，得到第二应答信号。

10.根据权利要求9所述的装置，其特征在于，所述计时单元所使用的门限大于最大正常访问周期。

11.根据权利要求10所述的装置，其特征在于，所述门限为最大正常访问周期的1.2倍以上。

12.根据权利要求11所述的装置，其特征在于，所述信号合成单元和芯片之间的应答信号线连接有上拉电阻。

13.根据权利要求8所述的装置，其特征在于，所述调整模块包括一个或多个异步清零单元，其中：

所述异步清零单元，与CPU的总线相连，且通过CPU的应答信号线与芯片和CPU相连，用于对芯片输出的第一应答信号进行异步清零处理，其中所述异步清零单元与芯片之间的应答信号线连接有上拉电阻。

14.根据权利要求13所述的装置，其特征在于，所述调整模块中异步清零单元对第一应答信号所产生延时的时间为整数倍的CPU的时钟周期。

15.根据权利要求14述的装置，其特征在于，所述调整模块中异步清零单元对第一应答信号所产生延时的时间为2至5个CPU的时钟周期。

16.根据权利要求13所述的装置，其特征在于，所述异步清零单元为D触发器。

17.一种主控板，其特征在于，包括CPU和如权利要求8至16任一所述的访问控制装置。