[发明专利]一种半导体器件的制造方法有效
| 申请号: | 201210261967.6 | 申请日: | 2012-07-26 |
| 公开(公告)号: | CN103579110A | 公开(公告)日: | 2014-02-12 |
| 发明(设计)人: | 邓浩;张彬 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/318 |
| 代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法,包括以下步骤:
a)提供半导体衬底,所述半导体衬底包括NMOS区和PMOS区,在所述NMOS区和所述PMOS区上形成有栅极结构,且在所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构;
b)在所述半导体衬底上依次形成一具有拉应力的应力层和一厚氧化物层,以覆盖所述NMOS区和所述PMOS区;
c)去除覆盖在所述PMOS区的氧化物层和具有拉应力的应力层;
d)形成一具有压应力的应力层,以覆盖所述PMOS区和所述NMOS区;
e)形成一牺牲层,以覆盖所述具有压应力的应力层;
f)回蚀刻所述牺牲层,以露出位于覆盖在所述NMOS区的氧化物层的顶部的具有压应力的应力层;
g)去除所述位于覆盖在所述NMOS区的氧化物层的顶部和侧壁上的具有压应力的应力层;
h)去除所述牺牲层和所述氧化物层。
2.根据权利要求1所述的方法,其特征在于,采用化学气相沉积工艺实施所述步骤b)。
3.根据权利要求1所述的方法,其特征在于,所述具有拉应力的应力层的材料为氮化硅。
4.根据权利要求1所述的方法,其特征在于,所述厚氧化物层的厚度为5000-10000埃。
5.根据权利要求1所述的方法,其特征在于,所述步骤c)包括以下步骤:在所述氧化物层上形成一图案化的光刻胶层,以遮蔽所述NMOS区;采用等离子体各向同性蚀刻工艺去除覆盖在所述PMOS区的氧化物层和具有拉应力的应力层;采用灰化工艺去除所述光刻胶层。
6.根据权利要求1所述的方法,其特征在于,采用等离子体增强化学气相沉积工艺或者高密度等离子体沉积工艺实施所述步骤d)。
7.根据权利要求1所述的方法,其特征在于,所述具有压应力的应力层的材料为氮化硅。
8.根据权利要求1所述的方法,其特征在于,所述牺牲层的材料为旋涂玻璃。
9.根据权利要求1所述的方法,其特征在于,采用等离子体各向同性蚀刻工艺实施所述步骤f)。
10.根据权利要求1所述的方法,其特征在于,采用湿法蚀刻工艺实施所述步骤g)。
11.根据权利要求10所述的方法,其特征在于,所述湿法蚀刻工艺所使用的腐蚀液为热磷酸。
12.根据权利要求1所述的方法,其特征在于,采用湿法蚀刻工艺实施所述步骤h)。
13.根据权利要求12所述的方法,其特征在于,所述湿法蚀刻工艺所使用的腐蚀液为稀释的氢氟酸。
14.根据权利要求1所述的方法,其特征在于,还包括步骤i),去除在所述具有压应力的应力层与所述具有拉应力的应力层相接触的位置的上方残留的具有压应力的应力层,以在所述位置形成一自对准界面。
15.根据权利要求14所述的方法,其特征在于,采用湿法蚀刻工艺实施所述步骤i)。
16.根据权利要求15所述的方法,其特征在于,所述湿法蚀刻工艺所使用的腐蚀液为热磷酸。
17.根据权利要求1所述的方法,其特征在于,所述半导体器件为CMOS。
18.根据权利要求1所述的方法,其特征在于,所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210261967.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





