[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

多个鳍片，位于衬底上并且沿第一方向延伸；

多个栅极堆叠结构，沿第二方向延伸并且跨越了每个鳍片；

多个应力层，位于栅极堆叠结构两侧的鳍片中，并且在应力层中具有多个源漏区；

多个沟道区，沿第一方向位于多个源漏区之间；

其特征在于，多个栅极堆叠结构环绕包围了多个沟道区。

2.如权利要求1的半导体器件，其中，鳍片的材质与应力层的材质不同。

3.如权利要求2的半导体器件，其中，鳍片的材质和/或应力层的材质为Si、SiGe、SiSn、GeSn、Si∶C、Si∶H、SiGe∶C及其组合。

4.如权利要求1的半导体器件，其中，栅极堆叠结构包括高k材料的栅极绝缘层和金属材料的栅极导电层。

5.如权利要求1的半导体器件，其中，位于沟道区下方的栅极堆叠结构的沿第二方向的剖面形状为∑形、C形、D形及其组合。

6.如权利要求1的半导体器件，其中，应力层和/或源漏区包括SiGe、SiSn、GeSn、Si∶C、Si∶H、SiGe∶C及其组合。

7.一种半导体器件制造方法，包括：

在衬底上形成沿第一方向延伸的多个鳍片以及鳍片上的硬掩模层；

形成沿第二方向延伸的并且跨越了每个鳍片的多个假栅极堆叠结构；

在假栅极堆叠结构两侧的鳍片中形成应力层以及应力层中的源漏区；

沉积层间介质层覆盖鳍片、应力层以及假栅极堆叠结构；

去除假栅极堆叠结构，在层间介质层中留下第一栅极沟槽，暴露出硬掩模层；

刻蚀硬掩模层下方的鳍片，形成第二栅极沟槽，其中第二栅极沟槽与硬掩模层之间的鳍片构成沟道区；

在第一和第二栅极沟槽中沉积形成多个栅极堆叠结构，环绕包围了多个沟道区。

8.如权利要求7的半导体器件制造方法，其中，鳍片的材质与应力层的材质不同。

9.如权利要求8的半导体器件制造方法，其中，鳍片的材质和/或应力层的材质为Si、SiGe、SiSn、GeSn、Si∶C、Si∶H、SiGe∶C及其组合。

10.如权利要求7的半导体器件制造方法，其中，栅极堆叠结构包括高k材料的栅极绝缘层和金属材料的栅极材料层。

11.如权利要求7的半导体器件制造方法，其中，第二栅极沟槽沿第二方向的剖面形状为∑形、C形、D形及其组合。

12.如权利要求7的半导体器件制造方法，其中，应力层和/或源漏区包括SiGe、SiSn、GeSn、Si∶C、Si∶H、SiGe∶C及其组合。

13.如权利要求7的半导体器件制造方法，其中，形成第二栅极沟槽之后还包括：刻蚀去除硬掩模层。

14.如权利要求7的半导体器件制造方法，其中，假栅极堆叠包括垫氧化层和假栅极层。

15.如权利要求7的半导体器件制造方法，其中，形成应力层以及应层中的源漏区的步骤进一步包括：

在假栅极堆叠结构沿第一方向的两侧的鳍片上形成栅极侧墙；

在栅极侧墙两侧的鳍片中刻蚀形成源漏沟槽；

在源漏沟槽中外延沉积形成应力层；

在形成应力层的同时或者形成应力层之后进行掺杂，在应力层中形成源漏区。