[发明专利]芯片堆迭结构及其制造方法

说明书

技术领域

本发明关于一种芯片堆迭结构及其制造方法，该芯片堆迭结构特别是包含信号处理芯片及光学芯片的堆迭结构。

背景技术

随着人们生活习惯的演变及工艺技术的进步，图像传感器已广泛地应用于日常生活中。已知的图像传感器例如：互补金属氧化半导体（complementary metal-oxide semiconductor，CMOS）图像传感器、及电荷耦合元件（charge coupled device，CCD）图像传感器等等。其中，CMOS图像传感器具有价格低廉、耗电量低等优点，通常较适用于低阶产品；而CCD图像传感器所撷取的影像品质较佳，则长期主宰了高阶图像传感器的市场。

然而，由于数字信号处理器（digital signal processor，DSP）芯片的加入，其与CMOS图像传感器的配合，恰补足了CMOS图像传感器的不足。详言之，DSP芯片可模拟人眼，来处理感光元件无法辨识的情况，并进一步利用演算法辅助CMOS图像传感器的影像效能。因此，组合CMOS图像传感器与DSP芯片的模组，已逐渐使用在数字摄影机及数字相机等高画素可携式产品。

请参考图1A至图1C，所示为现有的图像传感（CMOS imaging sensor，CIS）芯片11与数字信号处理器芯片12的封装结构1及其制造过程。如图1A所示，多个图像传感芯片11形成于一晶圆13上，再进行切割而成的单一图像传感芯片11，各图像传感芯片11具有多个第一接点111分布于图像传感芯片11的二侧。而同样地，多个数字信号处理器芯片12如图1B所示，亦是形成于一晶圆14上，再进行切割而成的单一数字信号处理器芯片12，各数字信号处理器芯片12具有多个第二接点121分布于二侧。

请参阅图1C，现有的技术是，将切割后的单一图像传感芯片11与单一数字信号处理器芯片12横向对齐排列定位于基板上，再以打线方式，将这些第一接点111与这些第二接点141依序电性连接。

可想见地，现有技术需先分别切割晶圆13及晶圆14，以制成单一且尺寸相应的图像传感芯片11及数字信号处理器芯片12，后续还需要分别固定图像传感芯片11及数字信号处理器芯片12，然后再进行打线连接。工艺上较为繁复且生产时间长，制造成本偏高。另外，图像传感芯片11及数字信号处理器芯片12的配置为横向并排设置于基板上，所占据面积较大，且打线结合可靠度不佳，容易产生接触不良或稳定性不佳的缺点。

有鉴于此，提供一种可改善工艺、缩减体积与所占面积、及提升可靠度的芯片堆迭结构及制造方法，乃为此一业界亟欲达成的目标。

发明内容

本发明的一目的在于节省芯片堆迭结构的配置空间，藉由堆迭芯片的封装结构，可避免现有封装结构平行排列时所占较大面积的问题，本发明的芯片堆迭结构除了可节省所占据的面积之外，所节省的空间更可提供给其它元件运用。

本发明的另一目的在于简化芯片堆迭结构的工艺。藉由将包含多个图像传感芯片的晶圆与包含多个数字信号处理器芯片的基板先予以连接对合，再进行切割，以制成单一芯片堆迭结构，而非先个别切割形成图像传感芯片及数字信号处理器芯片，故不需要现有的后续定位、打线连接等工艺，可大幅简化工艺及降低生产的成本。

本发明的又一目的在于提高芯片堆迭结构及其工艺的可靠度及稳定性，藉由以堆迭方式对合图像传感芯片与数字信号处理器芯片，并透过基板中内镀有金属材料的多个贯穿孔（through hole），电性连接于基板的外表面，使得整体的结构的稳定性及可靠度大幅提升。

为达上述目的，本发明提供一种芯片堆迭结构，包含：一信号处理芯片模组及一光学芯片模组，该信号处理芯片模组包含：一玻璃基板，具有一第一表面、以及与该第一表面相对的一第二表面，该第一表面上更形成一凹穴，其中，该玻璃基板的第一表面与该凹穴内分别形成有贯穿孔，并于该贯穿孔内镀有金属材料以电性连接该第一表面及该第二表面；及一信号处理芯片，设置于该凹穴中；该光学芯片模组包含一光学芯片，该光学芯片模组于该第一表面上与该信号处理芯片模组迭置，该光学芯片的面积大于该信号处理芯片的面积，以涵盖该信号处理芯片；其中，该信号处理芯片及该光学芯片更分别包含多个导电接点，相应地连接这些贯穿孔，以于该第二表面上电性连接。