[发明专利]一种形成氧化层的方法及半导体产品无效
| 申请号： | 201210249523.0 | 申请日： | 2012-07-18 |
| 公开（公告）号： | CN103578974A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 马万里 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/316 | 分类号： | H01L21/316 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 郭润湘 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 形成 氧化 方法 半导体 产品 | ||
1.一种形成氧化层的方法，其特征在于，包括：
在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽；
氧化所述沟槽的底部和侧壁，形成的氧化物填满沟槽且相邻沟槽之间的硅衬底完全被氧化。
2.如权利要求1所述的方法，其特征在于，在硅衬底上需要形成氧化层的区域中刻蚀出至少两个沟槽，具体包括：
在硅衬底上形成掩膜层；
在需要形成氧化层区域的掩膜层中刻蚀出图形;
利用所述刻蚀出图形的掩膜层做屏蔽，在所述硅衬底中刻蚀至少两个沟槽。
3.如权利要求2所述的方法，其特征在于，在需要形成氧化层区域的掩膜层中刻蚀出图形，具体包括：
在需要形成氧化层区域的掩膜层中刻蚀出所述至少两个沟槽对应的区域相互间隔的条纹状图形。
4.如权利要求3所述的方法，其特征在于，所述沟槽的宽度和与之相邻的沟槽间硅衬底的宽度之比为0.54：0.46。
5.如权利要求3所述的方法，其特征在于，所述沟槽的深度为需要形成的氧化层的厚度减去与之相邻的沟槽间衬底宽度的二分之一。
6.如权利要求5所述的方法，其特征在于，所述沟槽的深度与沟槽的宽度之比不超过20。
7.如权利要求2-6任一项所述的方法，其特征在于，所述方法还包括：在相邻沟槽之间的衬底完全被氧化以及氧化物填满沟槽后，去除所述掩膜层。
8.如权利要求2-6任一项所述的方法，其特征在于，在硅衬底上形成掩膜层的具体步骤包括：
在所述硅衬底上生长氧化垫层；
在氧化垫层上生长氮化硅层。
9.一种半导体产品，其特征在于，包括使用如权利要求1-8任一项方法制造的氧化层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210249523.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种焊盘结构及其制备方法
- 下一篇：多重图形化的掩膜层及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
