[发明专利]一种自检测数字自动增益控制方法及电路

权利要求书

1.一种自检测数字自动增益控制方法，其特征在于：包括以下步骤：

第一步，将AGC输入信号（MAG）通过延迟单元电路和脉冲生成电路生成脉冲CLK_1﹑CLK_2﹑… CLK_N，通过这些脉冲去触发相对应的寄存器Re_1、Re_2、…Re_N来采样AGC输入信号（MAG）；如果输入的模拟信号（AS）幅度小于参考电平（Ref），AGC输入信号（MAG）一直为低电平，即没有脉冲生成，那么相对应的触发器的输出为0；

第二步，通过对AGC输入信号（MAG）的逐级延迟，获得相对应的脉冲信号，延迟由延迟单元电路的结构决定；

第三步，用主时钟信号（Main_CLK）控制增益的计算过程，来生成控制电路（32），向VGA电路（1）反馈AGC输出信号（AGC_OUT[4:0]）。

2.如权利要求1所述的自检测数字自动增益控制方法，其特征在于：所述的延迟单元（DL）以及脉冲生成单元（PL）主要是由数字门构成，并且需要满足关系n * d ≤ Ratio * T,其中n为延迟单元（DL）和脉冲生成单元（PL）的个数，d为延迟单元（DL）的传输延迟，T为AGC输入信号（MAG）的周期， Ratio为高电平脉宽占信号周期的百分比，其中0＜Ratio≤1。

3.如权利要求1所述的自检测数字自动增益控制方法，其特征在于：数字AGC电路（3）中设置了窗口，其中窗口设置有窗口高值（R_High）和窗口低值（R_Low），当N值大于窗口高值（R_High）时，数字AGC电路（3）反馈减小AGC输出信号（AGC_OUT[4:0]），使VGA输出逐步减小；当N值小于窗口低值（R_Low）时，数字AGC电路（3）反馈增大AGC输出信号（AGC_OUT[4:0]），使VGA输出逐步增大；当N值介于两者之间时，数字AGC电路（3）反馈保持AGC输出信号（AGC_OUT[4:0]），使VGA输出信号保持稳定。

4.一种自检测数字自动增益控制电路，其特征在于：包括延迟单元电路、脉冲生成电路、寄存器电路、控制电路（32），其中寄存器电路由寄存器一（Re1）、组合逻辑单元（31）、寄存器二（Re2）组成，寄存器一（Re1）的Q端和寄存器二（Re2）的D端通过组合逻辑单元（31）连接，寄存器二（Re2）的Q端连接到控制电路（32）；AGC输入信号（MAG）一路连接寄存器一（Re1）的D端；AGC输入信号（MAG）另一路通过延迟单元电路和脉冲生成电路生成脉冲（CLK_），通过这些脉冲（CLK_）去触发相对应的寄存器一（Re1）来采样AGC输入信号（MAG），通过组合逻辑单元（31）传输给寄存器二（Re2），同时主时钟信号（Main_CLK）触发寄存器二（Re2），所得寄存器二（Re2）的信号传输给控制电路（32），再由控制电路（32）输出AGC输出信号（AGC_OUT[4:0]）。

5.如权利要求4所述的自检测数字自动增益控制电路，其特征在于：所述延迟单元电路由N个延迟单元（DL）组成，所述脉冲生成电路由N个脉冲生成单元（PL）组成、所述寄存器电路由N组寄存器一（Re1）、组合逻辑单元（31）、寄存器二（Re2）组成，AGC输入信号（MAG）通过延迟单元电路和脉冲生成电路生成脉冲CLK_1﹑CLK_2﹑… CLK_N，通过这些脉冲CLK_1﹑CLK_2﹑… CLK_N去触发相对应的寄存器一Re1_1、Re1_2、…Re1_N来采样AGC输入信号（MAG），通过组合逻辑单元（31）传输给对应的寄存器二Re2_1、Re2_2、…Re2_N，同时主时钟信号（Main_CLK）触发寄存器二Re2_1、Re2_2、…Re2_N，所得寄存器二的信号传输给控制电路（32）。

6.如权利要求4或5所述的自检测数字自动增益控制电路，其特征在于：所述延迟单元电路由时钟反相器串联构成。