[发明专利]用于时间电流转换的方法和装置

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及时间电流转换的装置和方法。

背景技术

对先进电子电路，尤其是在半导体工艺中制造为集成电路(“IC”)的电路的共同要求是需要精确地测量诸如抖动(jitter)、工作周期(duty cycle)、脉宽、频率、信号延迟的时间信息(timing)的量，以及信号时间信息之间的时间信息的量。使用现有技术方法的板上时间信息测量电路的使用经常要求复杂的电路和较大的硅面积。此外，为了实施延迟、工作周期或脉宽的精确测量，会要求板上电路的校准，对这些方法的使用增加了时间和成本。针对芯片上系统(“SoC”)器件的先进集成电路内部的信号进行这种测量的需求会使得晶圆探测或其他外部测量很困难或者不可能实施。

已知一种时间测量方法，时间量化器或时间数位转换电路(“TDC”，time-to-digital converter circuit)使用延迟抽头(delay taps)或具有计数器或移位寄存器的延迟缓冲器。延迟可以为串联的共同延迟，或者延迟可以为并联但通过从一级到下一级的恒定T增加。该TDC方法要求较大的电路面积(硅面积)，并且经常还要求在制造集成电路(“IC”)或芯片上系统(“SoC”)之后进行校准。在另一种已知方法中，具有串联的缓冲器的延迟线(tapped vernier delay line)被用于对计数器或寄存器链进行计时，数据输入为具有脉冲的信号，并且延迟线还接收相同的脉冲。当通过延迟的脉冲对寄存器进行计时时，例如，多级的输出为“1”，该多级输出指示脉冲的脉宽。例如，数字输出可以为温度计码。

这些已知方法都受限于测量范围或者解析度(resolution)。即，在已知方法中，在测量的解析度和范围之间存在设计折中。例如，在抽头延迟线TDC中，所使用的级数形成了实际限制。当在延迟线的抽头或延迟中使用非常快的缓冲器时，解析度增加；但测量范围受到限制。另一方面，较慢抽头或延迟的使用会扩展可测量的最大范围，但可测量的最小延迟(高解析度)会受限于这些延迟时间的倍数。必须使用内插来找出小于最小解析度(其不是很精确)的次数。因此，必须进行设计折中来提供具有可接受范围和解析度的实际测量电路。即使这样，这些电路也要求较大的硅面积。在另一种已知方法中，可以使用双斜率电路，然后转换为数字量。现有技术的双斜率方法(其使用具有数字转换的模拟延迟电路)都要求复杂电路来实施。

已知方法还要求校准。需要校准是因为这些延迟测量依赖于电路元件(诸如延迟缓冲器)的物理值或其他工艺依赖性变量。在半导体工艺中制造的每个集成电路都将具有影响测量的一些物理变量；因此，每个板上TDC电路都必须在进行测量之前校准，以实现结果的足够精度。校准要求微调或其他调整以及附加空闲时间(bench time)和操作员在大多数情况下完成任务的时间，因此，显著增加了使用测量电路的成本。

因此，仍然有强烈的需求用以改进现有的测量时间的电路和方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：将已知信号连接至阻抗；在多个周期内观测流经所述阻抗的电流，以建立对应于所述已知信号的时间相关参数的第一平均电流；将未知周期信号连接至所述阻抗；在多个周期内观测流经所述阻抗的电流，以建立对应于所述未知周期信号的时间相关参数的第二平均电流；以及通过比较所述第一平均电流和所述第二平均电流来确定找出所述未知信号的定时时间信息特性。

在该方法中，所述已知信号为具有已知频率的时钟信号。

在该方法中，所述阻抗为线性阻抗。

在该方法中，所述阻抗为电阻器。

在该方法中，所述阻抗为非线性阻抗。

在该方法中，所述已知信号为DC电压。

在该方法中，所述已知信号为固定占空比工作周期的时变周期信号。

在该方法中，通过比较确定找出定时时间信息特性还包括：获取所述第一电流和所述第二电流的比率。

根据本发明的另一方面，提供了一种装置，包括：阻抗，具有用于选择性地接收时变周期信号或已知电压信号的输入；以及电流输出，连接至所述阻抗；其中，通过评估第一平均电流和第二平均电流的比率来确定找出所述时变周期信号的有效时间工作周期，其中，在所述时变周期信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第一平均电流并且在所述已知电压信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第二平均电流。

在该装置中，所述已知电压信号为DC电压。